3. 去耦电容基础：电容的阻抗特性（ESR、ESL、SRF）、电容类型对比（MLCC、钽电容、铝电解）、电容的频域响应
好，咱们开始聊电容。说实话，PDN 设计里，电容是绝对的主角。你想想看，从芯片引脚往回看，电源分配网络里密密麻麻全是电容。但很多人用了一辈子电容，其实没搞明白它到底是怎么工作的。
我刚开始做硬件那会儿，也犯过傻。觉得电容嘛，不就是个储能元件，按容值选就行了。结果有一次板子调不通，高频噪声怎么也压不下去。后来一测，发现我选的那颗电容，在噪声频率上早就不是电容了——它变成了一个电感。嗯，这就是我们今天要聊的核心：电容的阻抗特性。
3.1 电容的等效模型：不只是个C
理想电容的阻抗公式很简单：Z = 1/(2πfC)。频率越高，阻抗越低。但现实世界没这么美好。
一颗真实的电容，内部有电极、有介质、有引脚。这些寄生参数会把它变成一个串联 RLC 网络。我们通常用 ESR（等效串联电阻）和 ESL（等效串联电感）来描述它。
核心概念： 真实电容的阻抗 = ESR + j(2πf·ESL - 1/(2πf·C))
当容性阻抗和感性阻抗相等时，电容发生串联谐振，此时阻抗最低，等于 ESR。
这个谐振频率点，我们叫它 SRF（自谐振频率）。
- 低于 SRF：电容呈现容性，阻抗随频率升高而下降。
- 等于 SRF：阻抗最小，等于 ESR。
- 高于 SRF：电容呈现感性，阻抗随频率升高而上升。
为什么会这样？说白了，ESL 在高频下产生的感抗（2πf·ESL）会越来越大，最终盖过容抗。这时候电容就「失效」了。
避坑指南： 我曾经在一个 1GHz 的 DDR 设计里，用了 0402 封装的 10μF MLCC。结果仿真发现，这颗电容在 300MHz 以上已经变成电感了。后来我换成了 0.1μF 的小电容，反而把高频纹波压下去了。记住：大电容管低频，小电容管高频，不是随便选的。
3.2 三大电容类型对比
实际工程中，我们最常用的是三类电容：MLCC、钽电容、铝电解。它们的特性差异非常大。
| 参数 | MLCC（多层陶瓷电容） | 钽电容 | 铝电解电容 |
|---|---|---|---|
| 容值范围 | 1pF ~ 100μF | 0.1μF ~ 1000μF | 1μF ~ 10000μF |
| ESR | 极低（1~50mΩ） | 中等（100~500mΩ） | 高（100mΩ~几Ω） |
| ESL | 极低（< 0.5nH） | 中等（1~3nH） | 高（5~20nH） |
| SRF | 高（可达 GHz） | 中等（几十 MHz） | 低（几百 kHz ~ 几 MHz） |
| 电压系数 | 有（X5R/X7R 随 DC 偏置下降） | 无 | 无 |
| 寿命 | 长 | 中等（需降额） | 有限（电解液干涸） |
| 极性 | 无 | 有 | 有 |
我个人习惯是：能用 MLCC 的地方绝不用别的。MLCC 的 ESR 和 ESL 都极低，SRF 高，是高频去耦的首选。但要注意，MLCC 有个坑——DC 偏置特性。你选一颗 10μF 的 X5R，加上 5V 直流偏压后，实际容值可能只剩 4μF。我吃过这个亏，后来每次选型都先看 datasheet 里的 DC Bias 曲线。
钽电容呢？它的 ESR 比 MLCC 高，但容值大，适合做中低频的 bulk 电容。不过钽电容怕浪涌电流，容易起火。我记得有一次做电源输出滤波，用了钽电容，上电瞬间直接冒烟了。从那以后，我只要遇到大电流上电，都会在钽电容前面串个限流电阻，或者干脆换成铝聚合物电容。
铝电解电容，容值最大，但 ESR 和 ESL 也最大。它主要用在低频纹波抑制和储能场景，比如电源输入端的 bulk 电容。但它的寿命是个问题，电解液会干，温度越高寿命越短。一般 105°C 下寿命也就 2000~5000 小时。
我的选型建议：
- 高频去耦（>10MHz）：MLCC，容值选 0.1μF ~ 1μF，封装越小越好（0402 或 0201）。
- 中频去耦（100kHz ~ 10MHz）：MLCC 或钽电容，容值 1μF ~ 10μF。
- 低频去耦 / 储能（<100kHz）：铝电解或铝聚合物电容，容值 10μF ~ 1000μF。
3.3 频域响应：阻抗曲线怎么看？
理解了等效模型和类型差异，我们就能画出电容的频域阻抗曲线了。这是 PDN 设计中最核心的工具。
下面这张图，是我用仿真工具生成的典型 MLCC 阻抗曲线。你可以看到，在 SRF 之前，阻抗直线下降；过了 SRF，阻抗反而上升。
这张图告诉我们几件事：
- 每颗电容只在一个频率附近有效。离 SRF 越远，阻抗越高，去耦效果越差。
- ESR 决定了最低阻抗。如果你需要极低的目标阻抗，必须选 ESR 小的电容。
- ESL 决定了高频性能。ESL 越小，SRF 越高，高频去耦能力越强。
实际 PDN 设计中，我们不会只用一颗电容。我们会用不同容值的电容并联，让它们的 SRF 错开，形成一个宽频带的低阻抗网络。这就是所谓的「电容组合策略」。
经验之谈： 我一般会在每个电源引脚附近放三颗电容：一颗 10μF（管 1~10MHz），一颗 0.1μF（管 10~100MHz），一颗 0.01μF（管 100MHz 以上）。这样基本能覆盖大部分数字芯片的去耦需求。当然，具体容值要根据芯片的瞬态电流和频率来算。
3.4 电容的安装效应：别忽略 PCB 走线
嗯，这里要注意。电容本身的 ESL 再小，如果安装不当，也会引入额外的寄生电感。
你想想看，电容焊在 PCB 上，从焊盘到过孔、从过孔到电源平面，这段走线会贡献 0.5~2nH 的电感。这个值可能比电容本身的 ESL 还大。
我曾经做过一个对比实验：同样一颗 0402 的 0.1μF 电容，用 10mil 宽的走线连到电源平面，SRF 从 200MHz 降到了 80MHz。效果直接打了对折。
所以，我的建议是：
- 电容尽量靠近芯片引脚，走线越短越好。
- 使用多个过孔并联，降低过孔电感。
- 小电容优先放在芯片同一面，避免打过孔。
- 电源平面尽量完整，不要被分割。
避坑指南： 我曾经在一个 FPGA 设计里，把所有去耦电容都放在 PCB 背面，通过过孔连接到正面的 FPGA 电源引脚。结果仿真发现，过孔电感把整个 PDN 的阻抗抬高了 3 倍。后来我改成了正面贴装，效果立竿见影。记住：电容离芯片越近越好，最好在 100mil 以内。
3.5 小结：选电容就是选阻抗
好了，这一章的内容就这些。总结一下：
- 电容不是理想的，它有 ESR 和 ESL，决定了它的频域特性。
- SRF 是电容的「最佳工作点」，过了这个点电容就变电感了。
- MLCC 适合高频，钽电容适合中频，铝电解适合低频和储能。
- 安装方式对高频性能影响巨大，走线电感不可忽视。