4. PCB布局优化：功率回路最小化、敏感信号远离噪声源、地平面与星型接地

说到开关电源的纹波，很多人第一反应是换电容、调频率、改电感。这些当然有用。但我做了十几年电源设计，见过太多案子——原理图仿真跑得漂漂亮亮，一打样回来纹波直接翻倍。为什么？布局烂了。

PCB布局这东西，说白了就是跟寄生参数打架。你想想看，开关电源里电流变化率动辄几百A/μs，哪怕多走1mm的铜皮，产生的压降和串扰都够你喝一壶的。这一章我就把压箱底的布局原则摊开来讲。

4.1 功率回路最小化——把高频电流关进笼子里

先看一个最常见的Buck电路。开关管导通时，电流从输入电容→开关管→电感→输出电容；关断时，电流从续流管→电感→输出电容。这两个回路里，高频交流分量只流经输入电容、开关管、续流管和它们之间的连线。这部分就是我们要死磕的“热回路”。

我习惯的做法是：先把这几个器件摆在一起，让它们之间的连线尽可能短。有多短？理想情况是不超过5mm。我在一个48V转12V的项目里，就因为输入电容离MOSFET远了8mm，纹波从30mV飙到了80mV。后来把电容贴着MOSFET放，纹波直接压回35mV。嗯，这就是寄生电感的威力。

具体怎么做？我列个清单：

• 输入电容紧贴开关管——正极走线宽度至少3mm，长度控制在5mm以内
• 续流管紧贴开关管——共用焊盘或极短铜皮连接，不要绕路
• 输出电容紧贴电感——电感输出端直接打孔到输出电容正极，中间不要串其他走线
• 功率回路走线加宽——至少2mm起步，高频电流走表面，越宽寄生电感越小

这里有个坑。我曾经在一个多相Buck的设计里，为了散热把MOSFET分开放，结果功率回路绕了一大圈。纹波测出来直接超标。后来改成交错布局，每相的热回路各自独立且紧凑，问题才解决。

4.2 敏感信号远离噪声源——别让噪声搭便车

功率回路搞定了，接下来是信号。开关电源里最敏感的信号是什么？反馈电压FB、软启动SS、补偿网络的COMP、电流检测CS。这些信号如果被功率回路的噪声耦合上，纹波抑制比再高的LDO也救不了。

我见过最离谱的案例：有人把FB走线从电感正下方穿过，结果纹波里多了一个200MHz的振铃。拆掉重做，把FB走线绕到板边，远离电感和MOSFET，振铃直接消失。

所以我的原则很简单：

• FB走线越短越好——直接从输出电容正极拉一根细线到芯片FB引脚，中间不要打过孔
• 远离电感和开关节点——保持至少3mm间距，如果空间不够就用地线隔离
• 不走大电流回路下方——尤其是多层板，不要在功率回路正下方的层走敏感信号
• 差分信号要等长等距——比如电流检测的CS+和CS-，必须紧挨着走，减少共模噪声

还有一个容易被忽略的点：时钟同步信号。多相电源里，各相的时钟同步线如果走得太长或离功率回路太近，相位会抖动，导致纹波叠加。我一般会在时钟线上串一个22Ω电阻，并用地线包围它。

4.3 地平面与星型接地——给电流一条回家的路

地，是所有信号的参考点。地没做好，纹波一定大。这里有两个概念容易混淆：地平面和星型接地。它们不是互斥的，而是互补的。

地平面适合高频电流。因为高频电流会走阻抗最小的路径——也就是紧贴信号正下方的地平面。这样回路面积最小，辐射也最小。我一般会在功率层下面铺一整块地铜，不做分割。

但地平面有个问题：大电流回流会在地平面上产生压降。如果敏感电路的地也接在这块平面上，就会引入噪声。这时候就需要星型接地了。

星型接地的思路是：把功率地、信号地、保护地分开走，最后在一点汇合。这个汇合点通常是输入电容的负极或输出电容的负极。我在一个多路输出的电源里用过这个办法，每路输出的地单独走线，在输出电容负极汇合，交叉调制噪声降低了15dB。

实际项目中，我用的最多的是混合接地。具体做法：

1. 功率区用完整地平面，不做分割
2. 信号区（芯片、补偿网络、反馈）的地单独走一条粗线，连接到功率地平面的一个点
3. 这个连接点选在输入电容负极或输出电容负极，不要选在芯片下方
4. 如果信号地和功率地之间有高频噪声，可以串一个0Ω电阻或磁珠

最后说一个我踩过的坑：地平面上的缝隙。有一次我在功率地平面中间开了一条槽，用来隔离不同功能模块。结果高频电流被迫绕路，回路面积变大，辐射超标。后来我把槽去掉，用星型接地代替，辐射才降下来。记住：地平面上的缝隙就是天线。

好了，这一章的内容就这些。布局这东西，说难不难，说简单也不简单。关键是把原则记在心里，然后多画几版、多测几次。下一版打样回来，纹波降了，你就知道功夫没白费。