3. 输出电容选型：ESR/ESL 对纹波的影响、MLCC 与电解电容的对比、并联策略

输出电容，说白了就是纹波电流的“蓄水池”和“泄洪道”。

很多工程师把纹波大归咎于电感选小了，或者开关频率不够高。我见过不少案子，折腾半天电感，最后换颗电容就解决了。电容的 ESR 和 ESL，才是高频纹波的直接对手。

3.1 电容的等效模型：ESR 和 ESL 到底怎么影响纹波？

理想电容只存能量。但现实中的电容，内部有电阻（ESR）和寄生电感（ESL）。

纹波电压由三部分组成：

• ESR 纹波：ΔV_ESR = ΔI_L × ESR。这是主力，尤其在低频段。
• ESL 纹波：ΔV_ESL = ESL × (di/dt)。高频尖峰的主要来源。
• 充放电纹波：ΔV_C = ΔI_L / (8 × f_sw × C)。低频段占比大。

我遇到过一款 12V 转 3.3V 的 DC-DC，输出纹波 80mV，怎么调频率和电感都没用。后来发现是用了两颗普通铝电解，ESR 高达 80mΩ。换成低 ESR 的固态电容后，纹波直接降到 25mV。嗯，ESR 就是这么直接。

3.2 MLCC 与电解电容：谁更适合输出滤波？

这个问题没有标准答案，得看应用场景。我习惯从三个维度对比：

参数	MLCC（多层陶瓷电容）	铝电解 / 固态电容
ESR	极低（1~10mΩ）	较高（10~100mΩ）
ESL	极低（< 1nH）	较高（5~20nH）
容值密度	低（大容值 MLCC 贵且易裂）	高（1000μF 很常见）
电压系数	DC 偏压下降严重（X5R/X7R）	基本无电压系数
温度系数	X5R ±15%，X7R ±15%	较稳定（-20%~+20%）
高频性能	优秀（适合滤除高频尖峰）	一般（ESL 限制高频效果）
寿命	长（无电解液干涸问题）	有限（电解液挥发）
成本	小容值便宜，大容值贵	大容值性价比高

你想想看，MLCC 的 ESR 只有几毫欧，但它的容值会随电压升高而下降。我曾经用 10μF 的 X5R 做输出滤波，实际在 5V 偏压下只剩 4μF。嗯，这个坑我踩过。

3.3 电容并联策略：怎么搭才最有效？

单颗电容很难同时满足低 ESR、低 ESL 和大容值。并联是常规操作，但并联不是简单堆数量。

3.3.1 并联的核心逻辑

• 容值并联：总容值 = C1 + C2 + ...（同类型电容）。
• ESR 并联：总 ESR 降低，但受限于最小 ESR 的那颗。
• ESL 并联：总 ESL 降低，但 PCB 走线电感会抵消部分效果。

我建议采用“大小搭配”策略：

• 大容值电解/固态：提供低频能量，吸收低频纹波。
• 小容值 MLCC：提供低 ESR/ESL 路径，吸收高频尖峰。
• 极小的 MLCC（如 0.1μF）：靠近负载放置，滤除开关噪声。

3.3.2 并联布局要点

• 先近后远：小 MLCC 紧贴 IC 引脚，大电解稍远。
• 对称放置：双路输出时，电容对称布局可降低环路电感。
• 避免长走线：每颗电容的接地过孔要独立且靠近。

我做过一个 20A 的 POL 模块，用了 4 颗 22μF MLCC + 2 颗 330μF 固态电容。布局时把 MLCC 放在 IC 背面，固态电容放在正面。最终纹波 12mV，效果很好。

3.4 知识体系：输出电容选型决策流程

下面这张图总结了我个人习惯的选型流程，从需求到验证，一步不落。

3.5 实战避坑指南

最后分享几个我踩过的坑：

• MLCC 的 DC 偏压特性：我曾经用 10μF X5R 做 12V 输出，实际容值只剩 3μF。纹波直接翻倍。现在我会用 C0G 或 NP0 做小容值，大容值用固态电容。
• ESL 被 PCB 走线放大：电容离 IC 太远，走线电感会抵消 MLCC 的低 ESL 优势。我习惯把 MLCC 放在 IC 背面，过孔直接打到电源平面。
• 并联电容的谐振：前面提过，反谐振会让纹波变大。我建议用仿真工具（如 LTspice）扫一下阻抗曲线，确认没有尖峰落在开关频率附近。