1. 同步整流PDN概述

各位工程师朋友，咱们今天聊聊同步整流PDN。说实话，这个题目看着有点长，但拆开来看并不复杂。我做了十几年电源完整性设计，踩过不少坑，今天把这些经验分享给你。

同步整流，说白了就是用MOSFET代替传统的二极管来做整流。你想想看，二极管导通时有0.7V左右的压降，电流一大，损耗就上去了。MOSFET导通时只有毫欧级的电阻，压降小得多。

我刚开始接触这个技术时，总觉得不就是换个管子嘛，能有多大区别？直到有一次做一款48V转12V的DC-DC，输出电流30A。用二极管整流，效率卡在88%上不去，发热严重。换成同步整流后，效率直接跳到94%。嗯，从那以后我再也不敢小看这个技术了。

核心要点：同步整流通过有源开关（MOSFET）替代无源二极管，大幅降低导通损耗，提升转换效率。典型效率提升幅度在3%~8%之间。

PDN，全称Power Delivery Network，中文叫供电网络。它不只是几根导线那么简单。从电源芯片到负载，中间经过的所有路径——PCB走线、过孔、平面层、去耦电容、封装引线——都属于PDN的一部分。

我习惯把PDN比作城市的供水系统。电源芯片是水厂，负载是用户，走线是水管，电容就是蓄水池。水压要稳，水流要够，还不能有太多波动。PDN设计的目标，就是保证在任何负载变化下，电压都能稳定在允许范围内。

PDN的关键参数有三个：

这三个参数相互影响，设计时得综合考虑。我在项目中见过不少工程师只盯着直流压降算，结果动态响应一塌糊涂，负载跳变时电压掉得一塌糊涂。

这个问题，咱们从三个层面来看。

PDN的损耗直接影响整机效率。你想想，一个100W的电源，PDN损耗占5%，那就是5W的发热。这5W热量还得想办法散掉，散热器、风扇、外壳成本都上去了。

我做过一个项目，客户要求效率97%以上。刚开始PDN设计没优化，铜皮走线太细，过孔数量不够，结果效率只有95.2%。后来把关键路径加宽到原来的3倍，过孔从4个增加到16个，效率就提到了96.8%。就差0.2%，但就是这0.2%，客户才点头通过。

PDN参数	优化前	优化后	效率提升
关键路径铜宽	2mm	6mm	+1.6%
过孔数量	4个	16个	+1.6%

PDN噪声会耦合到信号线上。尤其是高速信号，对电源噪声特别敏感。我记得有一次调试一块DDR4板子，眼图总是闭合的。查了半天，发现是PDN在1.2V供电轨上有80mV的纹波。这个纹波通过电源平面耦合到了DQ信号上。后来加了几个合适的去耦电容，纹波降到20mV以下，眼图就打开了。

注意：同步整流电路中的开关动作会产生高频噪声，这些噪声会通过PDN传播。如果PDN设计不当，噪声会辐射出去，造成EMI问题。我曾经因为PDN布局不合理，导致产品在30MHz~100MHz频段超标6dB，整改花了两周时间。

PDN设计不好，最直接的影响就是芯片供电不足或过压。芯片在欠压状态下工作，逻辑可能出错；过压则可能直接烧毁芯片。

我见过最惨的一次，是某款通信设备因为PDN直流压降太大，远端芯片电压只有标称值的92%。设备在常温下能工作，一到高温环境就频繁重启。最后发现是PCB走线太细，温度升高后铜电阻增大，压降更大了。这个案例让我养成了一个习惯：设计PDN时，一定要留20%以上的余量。

同步整流电路和普通线性电源的PDN有什么不同？主要有三点：

这些特点决定了同步整流PDN设计不能照搬传统方法。我刚开始做同步整流时，就吃过这个亏。按线性电源的经验去设计，结果板子一上电就啸叫，MOSFET发热严重。后来才明白，同步整流的PDN需要特别关注寄生参数和环路布局。

经验之谈：同步整流PDN设计，建议遵循"先大后小、先低后高"的原则。先保证直流路径足够宽，再优化交流路径；先解决低频问题，再处理高频噪声。这个顺序搞反了，往往会事倍功半。

下面这张图，把同步整流PDN的核心知识点串起来了。你可以把它当作整个课程的地图。

这张图把同步整流PDN的核心内容分成了三个板块。左边是同步整流原理，中间是PDN基础概念，右边是优化目标。后面的课程，我们会沿着这个框架一步步深入。