4. ADC驱动与采样保持：输入阻抗匹配、RC滤波器截止频率设计、采样保持器建立时间分析

ADC采样这事儿，看着简单，其实坑不少。我见过太多工程师，选了个高精度ADC，layout也画得漂漂亮亮，结果采样出来的数据就是不对。问题出在哪？十有八九是前端驱动没做好。

今天咱们就把ADC驱动、RC滤波、采样保持这三个环节掰开揉碎了讲。说白了，就是让信号在进入ADC之前，保持住它的“原汁原味”。

4.1 ADC输入阻抗匹配——别让信号“漏”了

ADC的输入阻抗不是无穷大的。尤其是逐次逼近型（SAR）ADC，采样瞬间会从信号源“抽”走一小股电流。如果信号源的输出阻抗太高，这股电流就会在源内阻上产生压降，导致采样值偏低。

我做过一个项目，用ADS1256做多通道数据采集。手册上写输入阻抗是几兆欧，但实际采样时发现通道间串扰严重。查了半天，发现是前端运放的输出阻抗太高，加上多路复用器切换时电荷注入，导致采样值互相影响。后来在运放输出加了一级缓冲，问题就解决了。

常见的ADC输入类型和阻抗特性：

ADC类型	输入阻抗特性	典型值	驱动要求
SAR（逐次逼近）	采样时阻抗突变，保持时很高	采样时 ~kΩ，保持时 ~MΩ	低阻抗缓冲器，快速建立
Σ-Δ（过采样）	动态输入阻抗，随频率变化	几十kΩ ~ 几百kΩ	低噪声运放，注意带宽
流水线型	相对稳定，但需要驱动	几百Ω ~ 几kΩ	宽带缓冲器
积分型（双斜率）	高阻抗，但需要稳定	MΩ级	低偏置电流运放

4.2 RC滤波器截止频率设计——该滤的滤掉，该留的留下

ADC前端加RC低通滤波器，有两个目的：一是滤除高频噪声，防止混叠；二是为采样保持电容提供电荷“蓄水池”。

RC截止频率怎么选？我见过有人直接按信号带宽的3~5倍来算，结果采样值抖动得厉害。为什么？因为忽略了ADC采样时钟的谐波。

正确的思路是这样的：

1. 抗混叠需求：截止频率 ≤ 采样率的一半（奈奎斯特频率）。比如采样率100kHz，截止频率不能超过50kHz。
2. 建立时间需求：RC时间常数必须足够小，保证在采样窗口内电容能充到目标电压。
3. 噪声抑制：对于Σ-Δ ADC，滤波器还要配合调制器的工作频率。

我一般按这个流程来设计：

• 先确定信号最高频率f_max
• 取截止频率f_c = 3~5 × f_max（留余量）
• 再检查f_c是否小于f_sample/2
• 最后用RC = 1/(2πf_c)算出R和C

举个例子：信号带宽10kHz，采样率200kHz。

• f_c = 5 × 10kHz = 50kHz
• 检查：50kHz < 200kHz/2 = 100kHz，OK
• 取R = 1kΩ，则C = 1/(2π × 50k × 1k) ≈ 3.18nF，选3.3nF

实际测试时，我会用频谱仪看看滤波后的噪声底，如果发现50Hz工频干扰明显，再考虑加一个陷波器。

4.3 采样保持器建立时间分析——给电容一点“充电”时间

采样保持器（SHA）的核心是一个开关加一个电容。开关闭合时，电容充电跟踪输入信号；开关断开时，电容保持电压供ADC量化。

建立时间就是电容从开始充电到稳定在目标电压所需的时间。这个时间必须小于采样窗口宽度，否则采样值不准。

建立时间的计算公式：

V(t) = V_in × (1 - e^(-t/τ))
其中 τ = R_on × C_sample + R_source × C_sample

R_on：开关导通电阻
R_source：信号源输出阻抗
C_sample：采样电容

要达到N位精度，需要的建立时间：

t_settle = τ × ln(2^N)
        = τ × N × ln(2)
        ≈ τ × N × 0.693

举个例子：16位ADC，τ = 100ns，则t_settle = 100ns × 16 × 0.693 ≈ 1.11μs。如果采样窗口只有500ns，那就完蛋了——电容还没充到16位精度，开关就断开了。

不同精度对应的建立时间倍数：

精度（位）	所需τ倍数	示例（τ=100ns）
8	5.5	550ns
10	6.9	690ns
12	8.3	830ns
14	9.7	970ns
16	11.1	1.11μs
18	12.5	1.25μs
20	13.9	1.39μs

嗯，这里要注意：实际电路中还有PCB寄生电容、运放压摆率等因素，都会增加建立时间。我一般会在理论值基础上留50%~100%的余量。

4.4 三者关系——一张图说清楚

输入阻抗、RC滤波、建立时间，这三者是联动的。阻抗高了，RC时间常数就大，建立时间就长；RC截止频率设低了，信号带宽受限；建立时间不够，精度就下降。

下面这张图展示了它们之间的关系：

4.5 实战中的几个坑

最后分享几个我踩过的坑，希望能帮你省点时间：

• 电容选型：采样电容一定要用NP0/C0G或薄膜电容，别用X7R/X5R。X7R的容值随电压变化，采样值会飘。
• PCB布局：RC滤波器的电容要尽量靠近ADC引脚，走线越短越好。我见过有人把电容放在板子另一边，结果寄生电感导致高频噪声滤不掉。
• 多通道切换：如果用了多路复用器，切换后要给足够的建立时间再启动采样。我一般会在切换后加一个延时，等信号稳定了再读ADC。
• 温度影响：电阻和电容的温度系数会影响RC时间常数。如果工作温度范围宽，要用低温漂的元件。