运放基础与差分放大：从虚短虚断到共模抑制

各位同学，咱们今天聊运放。说实话，运放这东西，我入行头三年都觉得它挺玄乎的。直到后来做电流采样，天天跟它打交道，才慢慢摸透了脾气。

电流采样里，运放是核心中的核心。你采样精度上不去，十有八九是运放这块没吃透。今天咱们就把虚短虚断、差分放大、共模抑制比这几个硬骨头啃下来。

1. 虚短与虚断：运放的两条铁律

先问个问题：运放工作时，同相输入端和反相输入端的电压差是多少？

理想情况下，是0。这就是虚短。为什么叫“虚”？因为实际上它俩并不真的短路，只是电压相等而已。

再看输入电流。理想运放的输入阻抗无穷大，所以流进同相端和反相端的电流都是0。这叫虚断。

这两条规则，是分析所有运放电路的基础。我当年刚学的时候，总觉得这俩概念太理想化，实际芯片哪能这样？后来做项目多了才明白——虚短虚断是分析工具，不是物理事实。你用它算电路，结果八九不离十。

2. 差分放大电路：电流采样的基本功

电流采样最常用的电路是什么？差分放大。说白了，就是测一个电阻两端的电压差，然后放大输出。

咱们看一个标准电路：

典型差分放大电路（单运放）：
         R3
  V1 ——/\/\/\——+—————— 输出
                |
                |/
  V2 ——/\/\/\——+—— 运放反相端
         R2     |
                R4
                |
               GND

  同相端接法：V+ = V2 * R4/(R2+R4)
  反相端接法：V- = (V1 - Vout) * R1/(R1+R3) + Vout
  当 R1=R2, R3=R4 时：
  Vout = (V2 - V1) * R3/R1

这个公式看着简单，但实际用起来坑不少。我做过一个项目，采样电阻两端电压差只有10mV，放大100倍后输出1V。结果呢？输出飘得厉害，根本没法用。

问题出在哪？电阻匹配。差分放大要求R1=R2、R3=R4，但实际电阻总有误差。哪怕1%的误差，共模电压一大，输出就偏得离谱。

3. 共模抑制比（CMRR）：采样精度的隐形杀手

CMRR这个概念，很多人觉得就是数据手册里一个参数，看看就行。但实际项目中，它往往是精度瓶颈。

CMRR的定义很简单：差模增益与共模增益之比。

CMRR = 20 * log(Ad / Acm)

单位是dB。数值越大，说明运放抑制共模信号的能力越强。

为什么CMRR对电流采样这么重要？你想想看，采样电阻两端的电压差很小（比如10mV），但共模电压可能很高（比如12V电源轨）。如果CMRR不够，共模电压会“漏”到输出端，把差模信号淹没了。

CMRR（dB）	共模电压12V时的等效误差（mV）	对10mV信号的影响
60	12	完全淹没
80	1.2	误差12%
100	0.12	误差1.2%
120	0.012	误差0.12%

看到没？60dB的CMRR，共模误差直接12mV，比信号本身还大。这还测什么电流？

4. 知识体系：一张图理清脉络

下面这张图，是我自己总结的运放与差分放大知识框架。每次做电流采样方案，我都按这个思路走一遍。

5. 实战中的坑与对策

讲完理论，说说我踩过的坑。

坑一：单电源供电的共模问题

有一次做低压电流采样，用的单电源运放。输入共模电压接近0V，结果输出死活不对。查了半天，发现运放输入共模范围不包含0V。换了个轨到轨输入的运放，问题解决。

坑二：电阻网络的热效应

差分放大四个电阻，温度系数不一样。温度一变，匹配精度就崩了。我后来一律用同一批次、同温度系数的电阻，或者直接用集成电阻网络。

坑三：PCB走线引入的共模误差

采样电阻到运放输入端的走线，如果不对称，寄生电容就不一样。高频时共模抑制比会急剧下降。我的做法是：走线等长、等宽，尽量对称。

6. 小结

运放这东西，说简单也简单，就虚短虚断两条规则。说复杂也复杂，实际用起来全是细节。

差分放大是电流采样的基本功，CMRR是决定精度的关键指标。记住一句话：理论算得再好，不如实际测一测。我每次做板子回来，第一件事就是测CMRR，看它是不是跟手册上写的一样。

嗯，今天就到这儿。这些概念消化了，后面讲具体电路设计时你会轻松很多。