低边采样设计：拓扑、共模电压与地弹噪声

低边采样，说白了就是把采样电阻放在负载和地之间。这是最常用的电流检测方式，也是我入行时最早接触的电路之一。但你别看它结构简单，里面坑可不少。今天咱们就把低边采样的三个核心问题聊透：拓扑怎么搭、共模电压怎么处理、地弹噪声怎么治。

低边采样拓扑

先看最基本的拓扑结构。采样电阻 R_sense 串联在负载的低端，也就是负载和系统地之间。运放检测 R_sense 两端的压降，输出一个对地的电压信号。

典型低边采样电路（单电源运放）：
 
 VCC ──┬── 负载 ── R_sense ── GND
       │
       └── 运放同相端 ──┐
                        ├── 运放输出 ── ADC
       R_sense 高端 ────┘

这个拓扑最大的好处是什么？共模电压几乎为零。因为 R_sense 的一端直接接地，运放的两个输入端都在地电位附近。所以你可以用普通的单电源运放，成本低、选型容易。

我个人习惯在低边采样中优先选用 零漂移运放，比如 AD8628 或 OPA333。为什么？因为 R_sense 上的压降通常只有几十毫伏，运放的输入失调电压如果太大，测量误差会非常明显。我记得有一次做电池放电电流监测，用了普通运放，结果 10mA 以下的电流根本测不准——全被失调电压吃掉了。

共模电压分析

低边采样的共模电压确实低，但并不是零。咱们来算一笔账。

假设 R_sense = 10mΩ，负载电流 I_load = 5A，那么 R_sense 高端对地的电压是：

V_sense+ = I_load × R_sense = 5A × 0.01Ω = 50mV

运放的两个输入端电压分别是：

• 同相端：V_sense+ = 50mV
• 反相端：通过反馈网络也稳定在 50mV 附近

所以共模电压 V_cm ≈ 50mV。这个值确实很小，但要注意——当负载电流很大时，共模电压也会跟着涨。比如 50A 电流流过 10mΩ 电阻，共模电压就变成 500mV 了。

你想想看，500mV 的共模电压对大多数运放来说根本不是问题。但 10mV 级别的共模电压反而麻烦——很多运放的输入级在接近地电位时线性度会变差。所以低边采样反而需要 轨到轨输入 的运放，尤其是在小电流测量场景。

地弹噪声影响

这是低边采样最大的痛点。什么叫地弹？说白了就是 地电位不干净。

咱们看一个实际场景。电路板上有多个大电流回路：电机驱动、功率 MOSFET 开关、继电器动作。这些回路的地电流瞬间变化很大，会在 PCB 地线上产生压降。这个压降就是地弹噪声。

低边采样的 R_sense 一端接系统地，另一端接负载。如果系统地线上有噪声，R_sense 两端的电压就会被污染。你测到的就不是纯正的电流信号，而是电流信号叠加了地噪声。

我曾经在一个电机驱动项目里吃过这个亏。板子空载时电流采样很准，一带电机就乱跳。查了两天才发现——功率地和采样地共用了同一段 PCB 走线，电机启动瞬间地电位跳了 200mV，直接把采样信号淹没了。

地弹噪声的抑制方法，我总结了几条实战经验：

1. 星形接地：功率地和采样地在电源入口处单点汇接，不要在板上多处连通。
2. 差分走线：R_sense 两端的检测线要走差分对，紧贴在一起，减少环路面积。
3. 加 RC 滤波：在运放输入端加差分 RC 滤波，截止频率设在几百 kHz 到几 MHz 之间。
4. 使用专用电流检测放大器：比如 INA180、INA210 这些芯片，内部已经做了共模抑制和滤波，省心很多。

下面这张图展示了低边采样中地弹噪声的产生路径和抑制方法：

最后说一个我自己的教训。有一次做板级调试，低边采样怎么都不准，波形上全是毛刺。我用示波器一量，R_sense 两端的波形干净得很，但运放输出就是乱跳。后来发现是运放的电源退耦没做好——电源线上的噪声通过运放的电源抑制比（PSRR）耦合到了输出端。加了个 0.1μF 的陶瓷电容在运放电源脚旁边，问题立刻解决。

嗯，低边采样看似简单，但要做好真不容易。拓扑选型、共模电压评估、地弹噪声抑制，这三块缺一不可。你设计的时候，多花点心思在 PCB 布局上，比后期加滤波要有效得多。