1. 电流采样基础：采样电阻原理、开尔文连接、PCB布局要点
大家好，我是老周。做硬件这行十几年，电流采样这块坑踩了不少。今天咱们聊聊最基础、也最容易翻车的东西——采样电阻。
你想想看，电流采样说白了就是“把电流变成电压”。怎么变？最直接的办法就是串个小电阻，测它两端的压降。欧姆定律嘛，V = I × R，简单粗暴。但实际做起来，你会发现事情没那么简单。
1.1 采样电阻的核心原理
采样电阻，也叫检流电阻（shunt resistor）。它的核心任务就一个：在尽量不干扰主电路的前提下，把电流信号转成电压信号。
理想情况下，我们希望这个电阻是纯阻性的，温度系数为零，功率无限大，寄生电感为零。但现实中没有这种东西。我早期一个项目，用了普通贴片电阻做电流采样，结果波形上全是毛刺，查了三天才发现是电阻的寄生电感在作怪。
采样电阻的关键参数：
- 阻值：通常选 mΩ 级，1mΩ ~ 100mΩ 最常见。阻值越大，信号越强，但功耗也越大。
- 额定功率：P = I²R，别超了。我习惯留 50% 以上的余量。
- 温度系数（TCR）：单位 ppm/°C。精密采样建议 ≤ 50ppm/°C。
- 寄生电感：高频应用的大敌。开尔文封装或金属箔电阻会好很多。
| 参数 | 普通贴片电阻 | 精密采样电阻 | 说明 |
|---|---|---|---|
| 阻值精度 | ±1% ~ ±5% | ±0.1% ~ ±1% | 精度直接影响采样误差 |
| TCR | 100 ~ 500 ppm/°C | 5 ~ 50 ppm/°C | 温漂大了，电流一热就不准 |
| 寄生电感 | 0.5 ~ 2 nH | < 0.1 nH | 高频纹波全靠它 |
| 适用场景 | 低频、粗测 | 精密、高频、电源管理 | 看需求选型 |
1.2 开尔文连接——四线采样
说到开尔文连接，很多人觉得不就是四根线嘛。其实没那么简单。
普通的两线采样，电流路径和电压测量路径是共享的。铜箔本身有电阻，焊点也有接触电阻。你测到的电压，其实是 采样电阻压降 + 走线压降 + 焊点压降。电流一大，误差能大到让你怀疑人生。
开尔文连接的核心思想：把电流路径和电压检测路径分开。电流走大电流回路，电压用独立的细线去测。这样电压检测线上几乎没有电流，压降可以忽略不计。
我的习惯做法：
在 PCB 上，我会把采样电阻的焊盘做成四端结构。两个大焊盘走主电流，两个小焊盘（从电阻本体下方引出）走检测线。检测线一定要从电阻的焊盘根部引出，千万别从大电流走线上分叉。
我曾经在一个电机驱动项目里，用了两线采样，结果电流反馈误差达到 8%。换成开尔文连接后，误差直接降到 0.3% 以内。嗯，这差距你感受一下。
注意：开尔文连接不是万能的。如果检测线走得太长，或者靠近强干扰源，反而会引入噪声。检测线建议走差分对，并用地线包围。
1.3 PCB 布局要点
布局这块，我吃过不少亏。说几个关键点：
- 采样电阻要靠近负载或电源输出端。别绕一大圈再采样，那测到的电流就不准了。
- 大电流路径要短而宽。铜箔宽度按 1oz 铜厚、温升 10°C 来算，1A 电流大概需要 0.5mm 宽。自己算一下。
- 检测线要走差分对，等长、等距，远离开关节点和电感。
- 采样电阻下方不要铺铜。铺铜会影响散热，也容易引入寄生电容。
- Kelvin 焊盘要对称。不对称会导致检测线感受到的磁场不同，引入共模噪声。
下面这张图是我常用的开尔文采样布局结构，你可以参考一下：
1.4 常见误区与避坑
做电流采样，有几个坑我几乎每次评审都能看到：
- 误区一：采样电阻随便选个贴片就行。普通贴片电阻的寄生电感在高频下会引发振荡。我见过一个 DC-DC 项目，因为用了 0805 贴片做采样，导致环路不稳定，输出纹波大了三倍。
- 误区二：开尔文连接就是多拉两根线。不是的。检测线必须从电阻本体下方引出，而且要走差分。我曾经见过有人从大电流走线中间分叉出来两根细线，那跟两线采样没区别。
- 误区三：采样电阻越靠近 IC 越好。不一定。采样电阻应该靠近被采样的负载或电源输出端，而不是靠近控制 IC。否则你测到的电流包含了走线上的损耗。
避坑指南：我曾经在一个 30A 的电源项目里，采样电阻用了 2mΩ，结果 PCB 走线电阻也有 0.5mΩ。两线采样时，走线贡献了 20% 的误差。换成开尔文连接后，问题解决。记住：大电流下，走线电阻不是可以忽略的。
1.5 本章小结
电流采样基础，说白了就三件事：
- 选对电阻——低阻值、低 TCR、低寄生电感。
- 用对连接——开尔文四线采样，把电流和电压路径分开。
- 布好局——短路径、差分检测、对称散热。
这些基础打好了，后面的噪声抑制、高精度采样才有意义。不然你电路设计得再花哨，源头就不准，后面全是白搭。