第4章 ARM Cortex-M体系架构：从处理器家族到MPU实战

ARM Cortex-M系列，可以说是嵌入式汽车软件的“心脏”。我做了这么多年车载系统，接触过的MCU十有八九都是Cortex-M内核。这一章，咱们就把它的家底翻一翻。

4.1 ARM处理器家族：Cortex-M在哪儿？

ARM处理器家族其实挺庞大的。简单分三类：

• Cortex-A系列：应用处理器，跑Linux/Android，比如手机SoC、车机娱乐系统。
• Cortex-R系列：实时高性能，用于硬盘控制器、基站、ADAS雷达信号处理。
• Cortex-M系列：微控制器内核，主打低功耗、低延迟、确定性中断响应。汽车上的ECU、BCM、EPS、门窗控制器，绝大多数都是它。

说白了，Cortex-M就是为“裸机+RTOS”而生的。你想想看，一个刹车信号从传感器到执行器，延迟必须控制在微秒级，Cortex-M的硬件中断栈切换正好干这个。

4.2 Cortex-M3 / M4 / M7：三兄弟对比

这三款内核，我在项目里都用过。先看一张对比表：

我的经验： 选型时别盲目追高。M3做简单的CAN/LIN节点，性价比极高。M4带FPU，做电机FOC控制非常顺手。M7性能强，但Cache一致性坑多，我曾在M7上遇到过DMA和CPU争Cache数据不一致的问题，折腾了两天才定位到。

4.3 寄存器组与工作模式

Cortex-M的寄存器组，比A系列简单得多。核心寄存器就这些：

• R0-R12：通用寄存器，随便用。
• R13 (SP)：栈指针。有两个——MSP（主栈指针，用于异常/中断）和PSP（进程栈指针，用于线程）。
• R14 (LR)：链接寄存器。保存返回地址。异常返回时，LR会被赋一个特殊值（EXC_RETURN）。
• R15 (PC)：程序计数器。
• xPSR：程序状态寄存器。包含条件标志、中断状态、Thumb位。

工作模式只有两种：

• 线程模式（Thread Mode）：跑普通任务代码。可以使用PSP或MSP。
• 处理模式（Handler Mode）：跑异常/中断服务程序。只能用MSP。

嗯，这里要注意：RTOS的任务切换，本质就是在线程模式下切换PSP。我写FreeRTOS移植时，就是在PendSV中断里把当前任务的PSP保存，再加载下一个任务的PSP。

4.4 异常与中断向量表

Cortex-M的异常系统，是我见过最优雅的设计之一。所有异常和中断共享一个向量表，放在Flash起始地址（默认0x00000000）。

向量表结构：

地址偏移    内容
0x00        初始MSP值
0x04        复位向量（Reset_Handler）
0x08        NMI
0x0C        硬错误（HardFault）
0x10        内存管理错误（MemManage）
0x14        总线错误（BusFault）
0x18        用法错误（UsageFault）
...
0x40        系统服务调用（SVC）
0x44        调试监视器（DebugMon）
0x48        PendSV
0x4C        系统节拍（SysTick）
0x50+       外部中断IRQ 0..N

避坑指南： 我曾经在项目里把向量表偏移到了RAM（通过SCB->VTOR），结果忘了重新对齐到512字节边界，导致复位后直接HardFault。查了两小时才发现是VTOR没对齐。

异常优先级：Cortex-M支持3个固定高优先级（复位、NMI、硬错误）和最多256个可编程优先级（实际芯片通常只实现8-16级）。

4.5 MPU（内存保护单元）基础

MPU是Cortex-M3/4/7的可选组件。在汽车软件里，它几乎是标配——因为ISO 26262要求内存隔离。

MPU能做什么？说白了，就是给内存区域打标签：

• 区域（Region）：最多8个或16个（取决于实现）。
• 属性：可读、可写、可执行、不可缓存、不可共享等。
• 特权级：只允许特权模式访问，还是允许用户模式访问。

一个典型配置：

// 配置MPU区域0：Flash（代码区），只读可执行
MPU->RNR  = 0;                    // 选择区域0
MPU->RBAR = 0x08000000;           // 基地址
MPU->RASR = (0x1F << 1) |        // 大小：512KB
            (0x3 << 24) |        // TEX: 0x3 (正常内存)
            (0x1 << 28) |        // 可执行
            (0x0 << 15) |        // 不可缓存
            (0x1 << 16) |        // 可读
            (0x0 << 17) |        // 不可写
            (0x1 << 18);         // 特权模式可访问

// 配置MPU区域1：SRAM（数据区），可读写不可执行
MPU->RNR  = 1;
MPU->RBAR = 0x20000000;
MPU->RASR = (0x1F << 1) |        // 大小：512KB
            (0x3 << 24) |
            (0x0 << 28) |        // 不可执行
            (0x1 << 15) |        // 可缓存
            (0x1 << 16) |        // 可读
            (0x1 << 17) |        // 可写
            (0x1 << 18);

// 使能MPU
MPU->CTRL = (0x1 << 0) |         // 使能MPU
            (0x1 << 2);          // 在硬错误时也启用

4.6 知识体系总览

下面这张图，把本章的核心脉络串起来了：