2. 密度规则基础：28nm工艺金属层密度上下限与梯度要求
在28nm工艺节点下，金属层密度规则是Design Rule Check（DRC）中最具挑战性的检查项之一。与传统的线宽、间距规则不同，密度规则要求芯片各区域的金属覆盖率必须维持在一个严格的范围内，以确保化学机械抛光（CMP）工艺的平坦度，避免因金属密度不均导致的凹陷、侵蚀或桥接缺陷。
2.1 金属层密度上下限要求
28nm工艺中，金属层从最底层的M1到顶层厚金属M10，每一层的密度规则都有明确的上下限。下表列出了典型代工厂（如TSMC、SMIC）在28nm工艺下的密度规则参数，实际项目需以PDK签核版本为准。
| 金属层 | 最小密度（%） | 最大密度（%） | 典型厚度（Å） | 主要用途 |
|---|---|---|---|---|
| M1 | 20 | 70 | 900 | 标准单元局部互连 |
| M2 – M5 | 20 | 75 | 900 – 1200 | 中间层信号与电源 |
| M6 – M7 | 20 | 70 | 2400 – 3600 | 全局信号与电源网格 |
| M8 – M9 | 15 | 65 | 7200 – 9000 | 厚金属电源分配 |
| M10（顶层） | 10 | 60 | 12000 | 顶层电源/IO/电感 |
2.2 密度梯度规则
除了全局密度上下限，28nm工艺还引入了密度梯度（Density Gradient）规则，用于约束局部区域内的密度变化率。梯度规则防止了芯片上出现密度突变区域，这种突变即使全局密度达标，也会在CMP过程中造成局部平坦度失效。
密度梯度通常以滑动窗口（Sliding Window）方式检查，窗口尺寸常见为50μm × 50μm或100μm × 100μm。规则定义如下：
- 最大密度梯度：相邻窗口之间的密度差值不得超过指定阈值，典型值为 ±15% / 100μm。
- 局部密度变化率：在任意20μm × 20μm区域内，密度变化率不得超过 ±10%。
- 方向性梯度：部分代工厂对X方向和Y方向的梯度分别设限，通常Y方向（CMP扫掠方向）要求更严格。
2.3 密度检查窗口与计算方式
DRC工具（如Calibre、ICV）使用滑动窗口算法计算密度。窗口在芯片上以固定步长滑动，每个窗口内计算金属面积与窗口面积的比值。下图展示了密度检查的窗口机制：
如上图所示，DRC工具以固定步长滑动窗口，计算每个窗口内的金属密度。当窗口密度低于最小密度或高于最大密度时，即报告违例。相邻窗口之间的密度差值超过梯度阈值时，也会产生梯度违例。
2.4 密度违例的典型场景
在28nm实际项目中，以下场景最容易触发密度违例：
- 标准单元区域密度过低：数字标准单元库的金属利用率通常只有25%-35%，在M1-M3层容易低于20%的最小密度要求。
- 大块空白区域：模拟模块与数字模块之间的隔离区、IO环内部区域，金属密度几乎为零。
- 高密度电源网格区域：电源条带（Power Strap）密集区域，M6-M7层密度可能超过70%的最大密度限制。
- 密度突变边界：高密度宏单元（如SRAM）与低密度逻辑区域交界处，梯度违例高发。
2.5 密度规则与CMP工艺的关联
理解密度规则背后的物理原理，有助于工程师更高效地制定修复策略。下图展示了金属密度与CMP平坦度之间的关系：
从图中可以看出，密度过低区域在CMP后会出现侵蚀（Erosion），即介质层被过度研磨；密度过高区域则出现碟形凹陷（Dishing），即金属层中心凹陷。这两种缺陷都会导致金属线厚度的不均匀，进而影响电阻、电流承载能力和可靠性。
2.6 密度规则检查流程
在28nm物理设计流程中，密度规则检查通常在以下阶段执行：
- Floorplan阶段：初步评估各区域的密度分布，识别潜在的低密度区域。
- Placement阶段：标准单元放置后，检查M1-M3层的密度，此时密度违例最多。
- Routing阶段：完成详细布线后，对所有金属层进行密度检查。
- Post-Fill阶段：插入哑元填充后，再次运行DRC确认密度违例已修复。