2. 常见DRC规则分类:宽度规则、间距规则、包围规则、面积规则、密度规则、天线效应规则
设计规则检查(DRC)是物理验证的核心环节,其规则体系覆盖了从基础几何约束到工艺可靠性要求的多个维度。理解这些规则的分类与内涵,是高效分析DRC结果的前提。本章将系统阐述六大类常见DRC规则:宽度规则、间距规则、包围规则、面积规则、密度规则以及天线效应规则。
2.1 规则分类总览
下表从规则定义、检查对象、典型违规后果三个维度,对六大类规则进行横向对比,帮助建立整体认知框架。
| 规则类别 | 核心定义 | 主要检查对象 | 典型违规后果 |
|---|---|---|---|
| 宽度规则 | 导体/有源区的最小/最大线宽 | 金属线、多晶硅、扩散区 | 断线、电迁移、光刻失效 |
| 间距规则 | 相邻图形之间的最小距离 | 同层/异层图形边缘 | 短路、漏电、桥接缺陷 |
| 包围规则 | 一层图形对另一层图形的覆盖余量 | 接触孔/过孔与金属、阱与有源区 | 接触不良、对准偏差失效 |
| 面积规则 | 图形的最小/最大面积 | 金属块、通孔、扩散区 | 刻蚀不足、应力开裂 |
| 密度规则 | 单位面积内图形的占比范围 | 各金属层、多晶硅层 | CMP平坦度失控、厚度不均 |
| 天线效应规则 | 栅极连接导体的累积电荷比限制 | 长金属线连接栅极的结构 | 栅氧化层击穿、器件失效 |
2.2 宽度规则(Width Rule)
宽度规则是最基础的几何约束,规定了版图中每一层导电图形的最小宽度和最大宽度。最小宽度由光刻分辨率、刻蚀偏差和电学性能共同决定;最大宽度则与应力管理和热膨胀有关。
关键指标: 在先进工艺节点(如7nm及以下),最小金属宽度已降至20nm以下,但通孔附近的宽度通常需要额外加宽(即“通孔端头加宽”规则),以降低接触电阻和电迁移风险。
宽度规则检查要点:
- 最小线宽(Min Width): 确保导线在光刻和刻蚀后不会断裂。
- 最大线宽(Max Width): 防止宽金属因热膨胀系数差异产生应力空洞。
- 槽宽(Slot Width): 对超过阈值的宽金属强制开槽,释放应力。
- 转角宽度(Corner Width): 检查内角和外角的实际宽度是否满足最小要求。
2.3 间距规则(Spacing Rule)
间距规则定义了同一层或不同层之间图形边缘的最小距离。间距不足会导致短路、漏电或桥接缺陷。间距规则通常分为同层间距和异层间距,后者还需考虑层间介质厚度。
工程经验: 在模拟电路或高压I/O区域,间距规则往往比数字标准单元库的要求更严格。例如,相邻高压阱之间的间距可能需要达到数微米,而核心逻辑区可能仅需几十纳米。
间距规则常见子类:
- 同层最小间距(Same-Layer Spacing): 同一掩模层上两个图形之间的最小距离。
- 异层间距(Different-Layer Spacing): 上下两层导体之间的垂直/水平距离。
- 阱间距(Well Spacing): 不同电位阱区之间的隔离距离。
- 衬底接触间距(Substrate Contact Spacing): 衬底接触孔与有源区边缘的距离。
2.4 包围规则(Enclosure Rule)
包围规则要求一层图形必须被另一层图形完全覆盖,并保留足够的余量。该规则直接关系到接触孔/过孔的连接可靠性以及阱边界的对准容差。
典型包围规则示例:
| 规则名称 | 描述 | 典型值(28nm工艺) |
|---|---|---|
| Contact Enclosure | 金属层对接触孔的包围余量 | ≥ 0.02 μm |
| Via Enclosure | 上层/下层金属对通孔的包围余量 | ≥ 0.03 μm |
| Well Enclosure | 阱区对有源区边界的包围余量 | ≥ 0.15 μm |
| Gate Enclosure | 多晶硅栅对有源区边界的延伸量 | ≥ 0.05 μm |
常见误区: 包围规则并非越大越好。过大的包围余量会增加寄生电容,降低电路速度。设计者应在满足工艺窗口的前提下,尽量采用规则规定的最小值。
2.5 面积规则(Area Rule)
面积规则规定了版图中各类图形的最小面积和最大面积。最小面积确保图形在刻蚀过程中不会被完全去除;最大面积则用于控制应力集中和热分布。
面积规则检查对象:
- 通孔/接触孔面积: 每个通孔必须有足够的导电截面积,以承载额定电流。
- 金属块面积: 大面积金属块需要添加应力释放槽或网格化处理。
- 扩散区面积: 源漏扩散区面积不足会导致接触电阻增大。
2.6 密度规则(Density Rule)
密度规则要求版图中每一层图形的面积占比必须落在工艺规定的窗口内(例如30%~70%)。该规则主要服务于化学机械抛光(CMP)工艺,确保晶圆表面平坦度。
密度检查窗口: 通常使用固定尺寸的滑动窗口(如100μm × 100μm)扫描整个芯片,计算窗口内图形面积与窗口总面积之比。任何窗口的密度超出上下限即报错。
密度规则调整手段:
- 添加虚拟填充(Dummy Fill): 在低密度区域插入浮空金属块或多晶硅块。
- 挖空/开槽(Slotting): 在高密度区域移除部分金属,降低局部密度。
- 密度梯度控制: 避免相邻窗口之间密度突变过大,通常要求梯度 ≤ 10%。
2.7 天线效应规则(Antenna Rule)
天线效应规则是可靠性相关的关键规则。在等离子体刻蚀过程中,长金属线会像天线一样收集电荷,若该金属线直接连接栅极,积累的电荷可能击穿栅氧化层。天线规则通过限制导体面积与栅极面积之比来规避此风险。
天线比率计算公式:
Antenna Ratio = (金属导体暴露面积) / (栅极面积)
规则约束:Antenna Ratio ≤ 指定阈值(如 400:1)
天线效应违规修复方法:
- 跳线法(Jumper): 断开长金属线,通过上层金属重新连接,利用通孔打断天线结构。
- 加二极管(Antenna Diode): 在金属线末端添加反向偏置二极管,提供电荷泄放路径。
- 部分连接(Partial Connect): 在金属线中间插入栅极保护结构,降低有效天线比。
2.8 规则分类关系SVG图
下图展示了六大类DRC规则之间的逻辑关系及其在物理验证流程中的层级结构。宽度和间距规则构成基础几何约束;包围和面积规则进一步细化连接可靠性;密度和天线效应规则则面向工艺制造与可靠性保障。
2.9 规则优先级与交互关系
在实际DRC运行中,各类规则并非独立存在,而是存在优先级和交互影响。例如,修复天线效应违规时添加的跳线,可能引入新的间距规则违规;增加虚拟填充以满足密度规则,可能改变局部电容耦合,进而影响时序。
规则交互典型场景:
- 宽度 vs 密度: 宽金属开槽(满足最大宽度)会降低局部密度,可能需要额外填充。
- 包围 vs 面积: 增大通孔包围余量会扩大金属面积,可能触发最大面积规则。
- 间距 vs 天线: 拉大金属间距以降低耦合电容,可能使金属线变长,增加天线比率。
分析建议: 在DRC结果分析中,建议按“基础几何 → 连接可靠性 → 工艺可靠性”的顺序逐级排查。优先修复宽度和间距违规,因为它们通常影响面最广;密度和天线效应违规往往可以通过后期填充或跳线局部修复,不会引起大规模版图改动。