1. DRC 基础概念
1.1 什么是设计规则检查（DRC）
设计规则检查（Design Rule Check，DRC）是芯片物理验证中最核心、最基础的步骤。它通过一组由晶圆厂（Foundry）定义的几何约束规则，逐层逐边地检查版图（Layout）中的多边形、连线、通孔等图形是否满足制造工艺的物理极限。DRC 的本质是 “版图 vs. 规则” 的几何比对，确保设计在光刻、刻蚀、沉积等工艺环节中不会因图形过近、过窄、过小或重叠而失效。
核心定义： DRC 是一种基于规则的、自动化的版图几何验证方法，用于检测版图是否违反晶圆厂提供的工艺设计规则（Design Rule）。
常见的 DRC 检查项包括但不限于：
| 检查类别 | 典型规则 | 物理含义 |
|---|---|---|
| 宽度（Width） | 最小线宽 ≥ 0.18 µm | 金属线太窄会导致电阻过大或电迁移失效 |
| 间距（Spacing） | 同层金属间距 ≥ 0.20 µm | 间距过小可能造成短路或漏电 |
| 包围（Enclosure） | 通孔被金属包围 ≥ 0.06 µm | 通孔与金属接触面积不足会增大电阻 |
| 密度（Density） | 金属密度 20% ~ 80% | 密度不均会导致 CMP 平坦化失效 |
| 天线效应（Antenna） | 天线比率 ≤ 400 | 长金属线在刻蚀时积累电荷击穿栅氧 |
1.2 DRC 在芯片设计流程中的位置
DRC 位于芯片设计后端流程的 物理验证（Physical Verification） 阶段，通常在布局布线（Place & Route）完成之后、寄生参数提取（RC Extraction）与签核（Sign-off）之前执行。下图展示了 DRC 在典型数字芯片设计流程中的关键位置：
从流程图中可以看出，DRC 检查紧接在布局布线之后。如果 DRC 发现违例（Violation），设计必须返回 P&R 阶段进行修改，形成 “布局布线 → DRC → 修改 → 再 DRC” 的迭代循环，直到所有规则完全通过。
常见误区： 有些团队将 DRC 放在 LVS 之后执行，这是不推荐的。DRC 应优先于 LVS，因为版图几何错误（如短路）会直接导致 LVS 比对失败。先通过 DRC 清理几何违例，再执行 LVS，可以大幅减少无效迭代。
1.3 DRC 的重要性与目标
DRC 在芯片设计中的重要性可以用一句话概括：没有 DRC 的芯片，无法进入晶圆厂制造。 具体而言，DRC 的核心目标包括：
- 确保可制造性（Manufacturability）： 保证版图图形在光刻、刻蚀、CMP 等工艺窗口内，不会因图形过小或过密导致良率损失。
- 预防可靠性失效： 通过天线规则、电迁移规则、自热规则等，避免芯片在长期工作中出现断路、短路或性能退化。
- 统一设计标准： 不同工艺节点（如 28nm、16nm、7nm）有各自的设计规则，DRC 确保所有模块遵循同一套标准，避免集成时出现跨模块违例。
- 降低流片风险： 一次 7nm 流片成本高达数千万美元，DRC 是流片前最后一道“几何防线”，能有效拦截因版图错误导致的流片失败。
下表对比了 DRC 通过与否对芯片项目的实际影响：
| 维度 | DRC 通过 | DRC 未通过 |
|---|---|---|
| 流片风险 | 低，晶圆厂接收 Tape-out | 高，晶圆厂直接拒收 |
| 良率预期 | 符合工艺窗口，良率可预测 | 存在系统性缺陷，良率不可控 |
| 迭代成本 | 一次流片，节省数千万美元 | 需重新 Tape-out，成本翻倍 |
| 项目周期 | 按计划进入量产 | 延迟 3~6 个月，错过市场窗口 |
专家建议： 在先进工艺（7nm 及以下）中，DRC 规则数量已超过 10,000 条。建议在 P&R 阶段就开启增量 DRC（Incremental DRC），边布线边检查，避免后期集中修复大量违例。
综上所述，DRC 是连接芯片设计与晶圆制造的 “几何桥梁”。它既不是可选的“锦上添花”，也不是可以压缩的“流程环节”，而是每一颗芯片从设计走向量产必须通过的 第一道物理验证关卡。理解 DRC 的基础概念，是掌握后续 DRC 结果分析、违例分类、修复策略以及自动化脚本开发的根本前提。