1. DRC 基础概念：什么是设计规则检查（DRC），DRC 在芯片设计流程中的位置与重要性

1.1 什么是设计规则检查（DRC）

设计规则检查（Design Rule Check，DRC）是芯片物理验证中最核心的步骤之一。它通过一组由晶圆厂（Foundry）提供的几何约束规则，自动检查版图（Layout）中所有图形（多边形、连线、通孔等）是否满足制造工艺的物理极限。DRC 确保版图在光刻、刻蚀、沉积、CMP 等工艺步骤中能够被正确制造，不会因线宽过细、间距过小、孔重叠不足等问题导致芯片失效或良率下降。

DRC 规则通常分为以下几大类：

1.2 DRC 在芯片设计流程中的位置

芯片设计流程通常分为前端设计（逻辑/电路设计）和后端设计（物理实现）。DRC 位于后端设计的最后阶段，是版图交付给晶圆厂之前的最后一道质量关卡。下图展示了 DRC 在完整设计流程中的位置：

1.3 DRC 的重要性：为什么它不可跳过

DRC 的重要性可以从以下四个维度理解：

1. 制造可行性保障： 晶圆厂的工艺节点（如 28nm、7nm、5nm）决定了最小可制造尺寸。DRC 确保版图上的每一根线、每一个孔都落在工艺窗口内，避免因设计超出工艺极限导致芯片无法制造。
2. 良率保护： 即使某些违例在极端条件下勉强可以制造，也会显著降低良率。例如，金属间距过小可能导致桥接短路，通孔包围不足可能导致接触电阻增大。DRC 通过严格的密度规则和冗余规则，帮助设计达到目标良率。
3. 可靠性提升： 天线规则、电迁移规则、自热效应规则等 DRC 检查项直接关系到芯片的长期可靠性。跳过这些检查，芯片可能在出厂测试时正常，但在使用数月后因电迁移或栅氧化层损伤而失效。
4. 流片前的最后防线： 在 Tapeout（流片）之前，DRC 是物理验证团队签核（Sign-off）的必备条件。没有 DRC 签核，晶圆厂不会启动掩模版制作和晶圆生产。

1.4 DRC 与 LVS 的关系

在物理验证中，DRC 通常与 LVS（Layout vs. Schematic，版图与电路图一致性检查）配合使用。两者分工明确：

• DRC 检查版图是否满足制造工艺的几何规则，关注的是“能不能造出来”。
• LVS 检查版图是否与原始电路网表一致，关注的是“造出来的对不对”。

两者缺一不可。一个版图可能 DRC 完全通过，但 LVS 发现短路或开路；也可能 LVS 通过，但 DRC 发现间距违例。只有 DRC 和 LVS 都通过，版图才能进入 Tapeout 流程。

1.5 常见 DRC 工具与规则文件格式

业界主流的 DRC 工具包括：

• Calibre（Siemens EDA）： 市场占有率最高，支持 SVRF 和 TCL 规则语言。
• ICV（Synopsys）： 高性能分布式 DRC 引擎，支持 iDRC 规则格式。
• PVS（Cadence）： 集成在 Virtuoso 平台中，支持 Assura 和 PVS 规则。
• Hercules（Synopsys）： 传统 DRC 工具，逐渐被 ICV 取代。

规则文件通常由晶圆厂提供，格式因工具而异：

// Calibre SVRF 规则示例（最小金属宽度检查）
LAYOUT SYSTEM GDSII
DRC CHECK MAP ALL

// 定义金属1层
METAL1 = LAYER 10

// 检查最小宽度 0.18um
WIDTH_CHECK { @ 最小金属宽度 0.18um
  INT METAL1 < 0.18
}

// 检查最小间距 0.20um
SPACE_CHECK { @ 最小金属间距 0.20um
  EXT METAL1 < 0.20
}