首页
›
芯片设计与FPGA
›
044-Vivado_FPGA原型验证
›
《TLM适配器在硬件加速中的事务级建模方法》
VIP20
本课程属于:044-Vivado_FPGA原型验证
芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
TLM适配器在硬件加速中的事务级建模方法
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
TLM概述
事务级建模的基本概念 · TLM在SoC验证中的角色 · 与RTL建模的对比
TLM
事务级建模的基本…
02
TLM-2.0标准
核心接口定义 · 发起者与目标端 · 传输描述与时间标记
TLM-2.0
标准
03
硬件加速背景
硬件加速器分类(FPGA/Emula… · 加速需求与挑战
硬件加速背景
FPGA/Emula
04
适配器概念
什么是TLM适配器 · 适配器在桥接事务级与周期级中的作用
适配器概念
TLM
05
事务协议基础
握手协议 · 请求/响应模型 · 事务粒度与原子性
事务协议基础
握手协议
06
通用事务结构
通用payload(GP) · 事务属性扩展 · 数据与命令分离
通用事务结构
payload
07
发起者适配器设计
从TLM发起者到RTL接口的转换逻辑 · 时序适配
发起者适配器设计
TLM
08
目标端适配器设计
从RTL接口到TLM目标端的反向转换 · 等待状态处理
目标端适配器设计
RTL
09
时钟域同步
多时钟域事务传递 · 同步器插入 · 跨时钟域握手
时钟域同步
多时钟域事务传递
10
数据宽度转换
窄到宽 · 宽到窄的事务拆分与合并 · 字节使能处理
数据宽度转换
窄到宽
11
流水线适配
事务流水线深度控制 · 背压机制 · out-of-order完成
流水线适配
事务流水线深度控…
12
事务排序与重排序
顺序保持 · 乱序支持 · 事务ID管理
事务排序
重排序
13
时序精确建模
LT与AT模式 · 时序标注 · 延迟插入
时序精确建模
LT
14
非阻塞传输
nb_transport实现 · 返回路径与事件通知
非阻塞传输
nb
15
阻塞传输
b_transport实现 · 阻塞等待与超时处理
阻塞传输
transport
16
DMA适配器
DMA事务描述 · 描述符链 · 地址映射与突发传输
DMA
适配器
17
中断适配器
中断事务建模 · 中断向量映射 · 电平/边沿触发
断适配器
断事务建模
18
寄存器适配器
寄存器读写事务 · 位域操作 · 回读确认
寄存器适配器
寄存器读写事务
19
内存映射适配器
地址解码 · 内存区域保护 · MMU模拟
内存映射适配器
地址解码
20
流式适配器
流接口事务 · 背压与信用制 · 数据包边界
流式适配器
流接口事务
21
多通道适配器
通道选择 · 通道复用 · 通道优先级仲裁
多通道适配器
通道选择
22
性能分析适配器
事务统计 · 延迟测量 · 吞吐量计算
性能分析适配器
事务统计
23
调试与追踪适配器
事务日志 · 波形导出 · 断言检查
调试
追踪适配器
24
覆盖率驱动适配
事务覆盖率收集 · 功能覆盖点 · 交叉覆盖
覆盖率驱动适配
事务覆盖率收集
25
TLM与SystemVerilog DPI桥接
DPI-C接口封装 · 事务序列化 · 跨语言调用
TLM
SystemVerilo…
26
TLM与Verilog PLI/VPI桥接
PLI回调 · VPI监视 · 时序同步
TLM
Verilog
27
TLM与UVM集成
UVM序列到TLM事务 · UVM代理适配 · 寄存器模型桥接
TLM
UVM
28
多加速器协同适配
多TLM域互联 · 全局事务路由 · 死锁避免
多加速器协同适配
TLM
29
适配器验证策略
定向测试 · 随机测试 · 协议检查器
适配器验证策略
定向测试
30
案例实战
基于TLM适配器的AI加速器验证平台…
案例实战
TLM
所属VIP或分类
同VIP:AXI总线接口封装在Vivado中的时序收敛调试
同VIP:SystemVerilog实现TLM适配器的覆盖率分析
同VIP:SystemVerilog实现UVM框架的硬件加速部署