VIP20

本课程属于：044-Vivado_FPGA原型验证 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

时序收敛优化中AXI总线的接口封装配置

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

AXI总线协议基础回顾

通道定义 · 握手信号 · 传输机制

AXI总线协议基础回顾

时序收敛基本概念

建立时间 · 保持时间 · 时钟偏斜

时序收敛基本概念建立时间

AXI接口封装面临的时序挑战

高扇出 · 长线延迟 · 多通道交叉

AXI接口封装面临的时…

寄存器切片（Register Slice）原理与配置

完全寄存器切片 · 轻量级切片

AXI数据通道的流水线插入策略

写数据通道 · 读数据通道

AXI数据通道的流水线…

AXI地址通道的流水线插入策略

写地址通道 · 读地址通道

AXI地址通道的流水线…

AXI响应通道的流水线插入策略

写响应通道 · 读响应通道

AXI响应通道的流水线…

基于握手反压的背靠背传输时序优化。

基于握手反压的背靠背传输时序优化 · 核心概念 · 实践要点

基于握手反压的背…重点

AXI接口封装中的时钟域交叉（CDC）处理

同步器类型 · FIFO深度选择

多比特信号跨时钟域同步的AXI封装技巧。

多比特信号跨时钟域同步的AXI封装技巧 · 核心概念 · 实践要点

AXI多比特信号跨时钟…

AXI总线宽度转换与位宽匹配的时序影响。

AXI总线宽度转换与位宽匹配的时序影响 · 核心概念 · 实践要点

AXI总线宽度转换

AXI总线突发长度（Burst Length）对封装时序的影响。

AXI总线突发长度（Burst Leng… · 核心概念 · 实践要点

AXI接口封装中的组合逻辑深度优化

关键路径重定时

AXI接口封装

AXI封装中的输出延迟与输入延迟约束设置。

AXI封装中的输出延迟与输入延迟约束设置 · 核心概念 · 实践要点

AXI封装中的伪路径（False Path）与多周期路径（Multi-Cycle

AXI封装中的伪路径（False Pat… · 核心概念 · 实践要点

AXI封装中的时钟门控（Clock Gating）与使能信号时序。

AXI封装中的时钟门控（Clock Ga… · 核心概念 · 实践要点

AXI封装中的复位信号同步与释放时序。

AXI封装中的复位信号同步与释放时序 · 核心概念 · 实践要点

AXI封装中的低功耗接口时序优化

动态电压频率调整（DVFS）场景

AXI封装中的QoS（服务质量）信号对时序的影响。

AXI封装中的QoS（服务质量）信号对时… · 核心概念 · 实践要点

AXI封装中的原子访问（Lock/Exclusive）时序处理。

AXI封装中的原子访问（Lock/Exc… · 核心概念 · 实践要点

AXILock/Exclusi…

AXI封装中的写数据交织（Write Interleaving）时序优化。

AXI封装中的写数据交织（Write I… · 核心概念 · 实践要点

AXI封装中的读数据重排序（Read Reordering）时序优化。

AXI封装中的读数据重排序（Read R… · 核心概念 · 实践要点

AXI封装中的默认值（Default Slave）响应时序。

AXI封装中的默认值（Default S… · 核心概念 · 实践要点

AXI封装中的错误响应（Error Response）时序处理。

AXI封装中的错误响应（Error Re… · 核心概念 · 实践要点

AXI封装中的用户自定义信号（User Signals）时序约束。

AXI封装中的用户自定义信号（User… · 核心概念 · 实践要点

AXI封装中的物理综合（Physical Synthesis）与布局布线指导。

AXI封装中的物理综合（Physical… · 核心概念 · 实践要点

AXI封装中的时序报告分析

建立时间违例 · 保持时间违例

AXI封装中的迭代优化流程

从RTL到GDS的时序收敛

AXI封装中的形式验证与时序一致性检查。

AXI封装中的形式验证与时序一致性检查 · 核心概念 · 实践要点

AXI封装时序收敛实战案例

高性能AI加速器AXI接口

AXI封装时序收敛实战…