VIP20

本课程属于：044-Vivado_FPGA原型验证 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

原型板部署中SystemVerilog验证组件的通信机制

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

原型板验证概述

原型板在芯片验证中的角色 · FPGA原型与软件仿真的区别 · 通信机制的重要性

原型板验证概述原型板

SV验证组件基础

Driver · Monitor · Sequencer

SV验证组件基础

TLM通信核心概念

Transaction级建模 · TLM端口（put/get/tran… · TLM FIFO的作用

TLM通信核心概念

put端口与get端口的实现 · 阻塞与非阻塞操作 · put/get的时序图

单向通信put

transport端口 · master/slave握手 · request与response的关…

双向通信transport

Analysis端口与Analysis FIFO

广播机制 · 多个Monitor连接同一个Scor… · Analysis端口实现

Generic Payload · nb_transport/b_tra… · 时序标注

SV接口（Interface）通信

Interface的声明 · modport方向控制 · clocking block同步

虚拟接口（Virtual Interface）

为什么需要虚拟接口 · 在类中传递接口 · 配置数据库（uvm_config_d…

VirtualInterface

uvm_config_db机制

set/get操作 · 类型匹配 · 层次路径

uvm_resource与uvm_resource_pool

资源的动态管理 · 与config_db的对比 · 在原型板中的适用场景

uvm_event与uvm_event_pool

事件同步 · 多个组件等待同一事件 · 在原型板启动序列中的应用

多组件同步点 · 屏障机制 · 在原型板多时钟域同步中的应用

回调机制 · 在Driver中插入自定义行为 · 原型板调试中的回调应用

uvm_sequence与sequencer通信

sequence item生成 · sequencer仲裁 · sequence与driver的握手…

uvm_analysis_imp与analysis_port

实现自定义分析端口 · 多路广播与过滤

uvm_tlm_fifo与uvm_tlm_analysis_fifo

深度控制 · 阻塞与非阻塞读写 · 在原型板数据流中的缓冲作用

uvm_sqr_if_base

sequencer与driver之间… · 自定义sequencer扩展

uvm_phase与通信同步

build_phase · connect_phase · run_phase中的通信建立

原型板中的时钟域交叉（CDC）通信

同步器设计 · 异步FIFO · SV接口中的clocking blo…

寄存器模型（RAL）通信

uvm_reg_adapter · 总线协议转换 · 前门/后门访问

RAL寄存器模型

uvm_reg_predictor

预测器与Monitor的通信 · 自动预测与显式预测 · 在原型板中的一致性检查

多端口连接 · socket绑定 · 在复杂原型板拓扑中的应用

uvm_connectivity

组件之间的显式连接 · connect方法 · 在原型板层次化结构中的布线

uvmconnectivity

uvm_global_stop与通信终止

全局停止机制 · 组件优雅退出 · 在原型板异常处理中的通信关闭

uvm_report_handler与消息通信

消息ID · verbosity · action

uvm_cmdline_processor

命令行参数传递 · 覆盖配置 · 在原型板自动化测试中的通信

心跳监测 · 组件活性检测 · 在原型板长时间运行中的通信保活

原型板中的高速通信优化

TLM burst传输 · DMA模拟 · 零拷贝通信

原型板高速通信优化

基于UVM的原型板验证环境搭建 · 各组件通信链路设计 · 调试与性能调优

综合案例UVM