2、LVDS基本原理：LVDS信号标准、差分信号传输优势、共模与差模电压摆幅
2.1 LVDS信号标准概述
低压差分信号（Low-Voltage Differential Signaling，LVDS）是一种面向高速数据传输的电气接口标准，核心规范由 ANSI/TIA/EIA-644 定义。在 T22ULP 工艺节点下，LVDS IP 被广泛用于芯片间、板级间的高速串行/解串（SerDes）链路，典型数据速率可达 1.0 Gbps 以上。
| 参数 | 标准值 | 说明 |
|---|---|---|
| 输出共模电压（VCM） | 1.2 V | 相对于 GND 的直流偏置 |
| 输出差模电压摆幅（VOD） | 350 mV（典型） | 单端摆幅 ±175 mV |
| 输出阻抗 | 100 Ω（差分） | 匹配传输线特征阻抗 |
| 共模电压范围 | 0.2 V ~ 2.2 V | 接收器输入共模容差 |
| 信号摆率 | 1.0 V/ns ~ 2.5 V/ns | 控制 EMI 与信号质量 |
设计要点：在版图后仿真中，必须验证 VCM 与 VOD 是否落在标准容差窗口内。工艺角（TT/FF/SS）与寄生 RC 抽取会显著影响这两个关键参数。
2.2 差分信号传输优势
LVDS 采用两根物理连线（P/N）传输互补信号，接收器仅响应两线之间的电压差。相比单端信号，差分传输在以下方面具有显著优势：
- 共模噪声抑制：外部电磁干扰（EMI）或电源/地弹跳噪声同时耦合到 P/N 两线上，差模接收器通过减法运算将共模噪声抵消，保留有效信号。
- 电磁辐射（EMI）更低：P/N 两线电流方向相反，产生的磁场相互抵消，对外辐射远小于单端信号。
- 电压摆幅小：仅 350 mV 差模摆幅即可实现可靠传输，功耗显著降低。
- 抗地弹效应：接收器不依赖地电平，仅检测两线电位差，对地电位偏移不敏感。
版图后仿真验证重点：检查差分对 P/N 走线是否等长、等距、对称。任何不对称都会将共模噪声转化为差模噪声，降低信号完整性裕量。
2.3 共模与差模电压摆幅
理解共模电压（VCM）与差模电压（VOD）是分析 LVDS 信号完整性的基础。下图展示了 LVDS 驱动器输出级的电压定义与波形关系。
上图中，P 线与 N 线始终保持互补关系：当 P 线为高电平时，N 线为低电平，反之亦然。接收器检测两线之间的电压差：
- 差模电压 VOD：VOD = VP - VN，典型值为 350 mV。当 VOD > +100 mV 时判为逻辑“1”；当 VOD < -100 mV 时判为逻辑“0”。
- 共模电压 VCM：VCM = (VP + VN) / 2，典型值为 1.2 V。接收器输入级需容忍 0.2 V ~ 2.2 V 的共模范围。
版图后仿真常见失效模式：寄生电阻导致 VOD 衰减至 250 mV 以下；寄生电容不对称引起共模漂移，使 VCM 偏离 1.2 V 超过 ±200 mV。这两种情况均会导致接收器误判，必须在版图后仿真中重点排查。
2.4 共模与差模的版图后仿真验证指标
| 验证项目 | 仿真条件 | 合格判据 | 典型失效原因 |
|---|---|---|---|
| VOD 摆幅 | TT/FF/SS 工艺角，-40°C ~ 125°C | 250 mV ≤ VOD ≤ 450 mV | 寄生电阻过大、驱动电流不足 |
| VCM 共模电平 | TT/FF/SS 工艺角，-40°C ~ 125°C | 1.0 V ≤ VCM ≤ 1.4 V | P/N 走线不对称、偏置电路失配 |
| 差分阻抗 | 后寄生抽取（R+C+CC） | 90 Ω ≤ Zdiff ≤ 110 Ω | 走线宽度/间距偏差、过孔阻抗不连续 |
| 共模抑制比（CMRR） | 注入 100 mVpp 共模噪声 | 输出差模噪声 < 20 mVpp | P/N 路径延迟失配 > 10 ps |
工程实践建议：在版图后仿真中，建议同时提取 P 线与 N 线的寄生参数，并分别注入到仿真网表中。使用
.meas 语句自动测量 VOD 和 VCM 的峰峰值与均值，形成自动化验证脚本，避免人工读数误差。