2. LVDS 标准与电气特性
LVDS（Low-Voltage Differential Signaling）的核心标准为 ANSI/TIA/EIA-644（简称 TIA/EIA-644），该标准定义了 LVDS 的电气接口特性，确保不同厂商的 LVDS 器件能够互操作。本章将深入解读该标准的核心参数，包括信号摆幅、共模电压范围以及差分阻抗匹配要求，为后续的低功耗 IO 电路设计奠定基础。
2.1 ANSI/TIA/EIA-644 标准概述
ANSI/TIA/EIA-644 标准最初于 1995 年发布，后经修订形成 ANSI/TIA/EIA-644-A（2001 年）。该标准主要针对 点对点 和 多点 应用场景，定义了驱动器和接收器的电气特性。其核心设计理念是通过 低电压摆幅 和 差分传输 实现高速、低功耗、低噪声的数据传输。
下表总结了 TIA/EIA-644 标准中关键参数的定义范围：
| 参数 | 符号 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|---|
| 差分输出电压 | VOD | 247 | 350 | 454 | mV |
| 输出共模电压 | VOS | 1.125 | 1.2 | 1.375 | V |
| 输入共模范围 | VICR | 0 | — | 2.4 | V |
| 输入差分阈值 | VTH | — | ±100 | — | mV |
| 差分负载电阻 | RT | 90 | 100 | 110 | Ω |
2.2 LVDS 信号摆幅与共模电压范围
LVDS 的电气特性由其 差分信号结构 决定。驱动器输出一对极性相反的信号（D+ 和 D-），接收器检测两者之间的电压差。这种结构提供了优异的共模噪声抑制能力。
2.2.1 差分信号摆幅（VOD）
差分输出电压 VOD 定义为 D+ 与 D- 之间的电压差。标准规定在 100 Ω 端接电阻上，VOD 的典型值为 350 mV，最小值为 247 mV，最大值为 454 mV。如此低的摆幅是 LVDS 实现低功耗的关键——相比传统单端信号（如 LVTTL 的 3.3V 摆幅），LVDS 的功耗可降低约 90%。
2.2.2 输出共模电压（VOS）
输出共模电压 VOS 定义为 (VD+ + VD-) / 2。标准要求 VOS 维持在 1.2V 典型值，范围在 1.125V 至 1.375V 之间。稳定的共模电压保证了接收器输入级能够正确偏置，并确保信号在传输线上的共模噪声容限。
2.2.3 接收器输入共模范围（VICR）
接收器必须能够容忍输入信号共模电压在 0V 至 2.4V 的宽范围内变化。这一特性使得 LVDS 能够适应不同地电位差的系统间通信，并兼容多种电源电压环境。
2.3 差分阻抗匹配要求
阻抗匹配是 LVDS 高速传输中 信号完整性 的核心保障。不匹配的阻抗会导致信号反射、振铃和眼图闭合，严重限制传输距离和数据速率。
2.3.1 传输线特性阻抗
标准要求传输线的差分特性阻抗为 100 Ω ± 10%（即 90 Ω ~ 110 Ω）。常见的实现方式包括：
- PCB 微带线/带状线： 通过控制线宽、线距和介质厚度实现 100 Ω 差分阻抗。
- 双绞线电缆： 使用 100 Ω 特性阻抗的屏蔽或非屏蔽双绞线。
- 柔性电路（FPC）： 在柔性基板上设计 100 Ω 差分对。
2.3.2 终端匹配电阻
在接收器输入端，必须在差分对之间跨接一个 100 Ω 终端电阻（RT），以吸收信号能量、消除反射。该电阻的精度应优于 ±5%，推荐使用 ±1% 的精密电阻。
2.3.3 阻抗不匹配的影响
下表总结了阻抗失配程度与信号质量下降的对应关系：
| 失配程度 | 反射系数 Γ | 典型现象 | 对系统的影响 |
|---|---|---|---|
| 轻微失配（±5%） | 0.025 | 眼图轻微抖动 | 可忽略，仍可正常工作 |
| 中度失配（±15%） | 0.075 | 过冲/下冲明显 | 误码率上升，需降速 |
| 严重失配（±30%） | 0.15 | 振铃、台阶波形 | 通信失败，必须重新设计 |
2.4 低功耗设计中的电气特性考量
在 T22ULP 工艺节点下，LVDS IO 的设计需要特别关注以下电气特性与功耗的平衡：
- 摆幅优化： 在满足 247 mV 最小 VOD 的前提下，将摆幅设计在 300 mV ~ 350 mV 之间，可降低驱动器电流消耗约 15%~20%。
- 共模电压自适应： 利用 T22ULP 工艺的低阈值器件，设计可编程 VOS 电路，根据负载和电源电压动态调整共模电平，优化功耗。
- 片上终端集成： 将 100 Ω 终端电阻集成到芯片内部，可节省外部元件并减少 PCB 走线引入的寄生电感，但需注意电阻的工艺偏差和温度系数。
- 预加重与均衡： 对于长距离或高损耗通道，采用预加重（Pre-emphasis）或接收端均衡（CTLE/DFE）技术，可以在不增加摆幅的情况下提升信号质量，从而维持低功耗优势。