4、驱动电流配置原理:电流源设计、共模电平设定、摆幅控制

LVDS 接口的驱动核心是一个精密控制的电流源,其输出电流的稳定性、共模电平的准确度以及摆幅的对称性,直接决定了信号完整性、EMI 性能和功耗。在 T22ULP 工艺下,由于器件阈值电压降低、沟道长度调制效应显著,驱动电流的配置需要从电流源拓扑、共模反馈环路和摆幅校准三个维度进行系统设计。

4.1 电流源设计:核心拓扑与工艺补偿

LVDS 驱动器通常采用 3.5 mA 标称电流源,配合外部 100 Ω 终端电阻产生 350 mV 摆幅。T22ULP 工艺的低电压特性(核心器件 0.8 V,IO 器件 1.8 V / 2.5 V)要求电流源必须具有高输出阻抗和良好的电源抑制比。

设计要点: 采用 cascode 电流镜结构,利用 T22ULP 工艺提供的厚栅氧 IO 器件(2.5 V 耐压)作为共源共栅管,以抑制沟道长度调制效应,将输出阻抗提升至 100 kΩ 以上。

下表对比了三种常用电流源拓扑在 T22ULP 工艺下的性能差异:

拓扑结构 输出阻抗 最小工作电压 工艺敏感性 适用场景
简单电流镜 ~10 kΩ 0.6 V 高(Vth 失配敏感) 低精度、低摆幅
共源共栅电流镜 ~500 kΩ 1.0 V 中 标准 LVDS 驱动
低压共源共栅 (LPC) ~200 kΩ 0.8 V 低(自偏置补偿) 低电压、高精度

在 T22ULP 工艺中,推荐使用 低压共源共栅 (LPC) 电流镜,其偏置电压由内部自偏置环路产生,可自动跟踪工艺角变化,将电流精度控制在 ±5% 以内。

// LPC 电流镜偏置计算示例(T22ULP 模型参数)
// Vth_n = 0.45V (TT corner), Vdsat = 0.15V
// 目标电流 I_ref = 3.5 mA
// 选择 M1 (宽长比 W/L = 40/0.5)
// 计算栅压 Vgs = Vth + Vdsat = 0.45 + 0.15 = 0.60V
// 共源共栅管 M2 偏置 Vb = Vgs + Vdsat = 0.60 + 0.15 = 0.75V
// 最小输出电压 Vout_min = Vb - Vth = 0.75 - 0.45 = 0.30V
工艺角补偿技巧: 在 T22ULP 的 FF 角下,Vth 降低约 80 mV,导致电流增大 15% 以上。建议在电流源参考支路中加入可调电阻阵列(4-bit 校准),通过修调电阻值将电流拉回标称值。

4.2 共模电平设定:共模反馈环路与电阻分压

LVDS 标准要求输出共模电平为 1.2 V(对于 3.3 V 供电)或 0.6 V(对于 1.8 V 供电)。在 T22ULP 工艺中,由于 IO 电源电压可配置为 1.8 V 或 2.5 V,共模电平的设定必须与电源域匹配。

共模电平的稳定依赖于 共模反馈 (CMFB) 环路。下图展示了 CMFB 环路在 LVDS 驱动器中的位置与工作原理:

LVDS 驱动器共模反馈环路结构 主电流源 差分开关对 (M3/M4) OUTP/OUTN 100Ω Rt 共模检测 误差放大器 Vref (1.2V) 共模反馈环路工作流程: 1. 共模检测电阻网络采样 OUTP 和 OUTN 的平均电压 2. 误差放大器将采样值与 Vref 比较,产生误差电压 3. 误差电压调节主电流源的偏置,使共模电平锁定在 Vref 4. 环路带宽需大于 10 MHz 以抑制数据相关的共模波动

在 T22ULP 工艺中,共模检测电阻通常采用 高阻多晶硅电阻(阻值 10 kΩ ~ 50 kΩ),以避免对输出摆幅产生负载效应。误差放大器采用两级 Miller 补偿结构,开环增益 > 60 dB,相位裕度 > 60°。

共模电平漂移风险: 当 LVDS 驱动器工作在 1.8 V 电源域时,共模电平设定为 0.6 V。此时误差放大器的输入共模范围必须包含 0.6 V,建议采用 PMOS 输入对,确保在低共模电压下仍具有足够的增益。

4.3 摆幅控制:电流校准与阻抗匹配

LVDS 输出摆幅由公式 V_swing = I_drive × R_term 决定。标称 3.5 mA 电流驱动 100 Ω 终端电阻,产生 350 mV 摆幅。在 T22ULP 工艺中,由于电阻和电流的工艺角变化,实际摆幅可能偏离标称值 ±20%。

摆幅控制的核心是 电流校准。下图展示了片上校准电路的实现方案:

摆幅校准电路架构 带隙基准 校准电阻 Rcal 比较器 数字控制逻辑 可调电流源阵列 LVDS 输出驱动 摆幅校准流程: 1. 带隙基准产生精确电压 Vref(如 0.35V),施加在校准电阻 Rcal 上 2. 比较器检测 Vref 与 Rcal 上的压降,判断电流是否偏大或偏小 3. 数字控制逻辑逐次逼近调整电流源阵列的二进制权重(5-bit,32 级) 4. 校准完成后,修调码锁存至寄存器,驱动正常工作时使用校准后的电流

摆幅控制的另一个关键因素是 输出阻抗匹配。LVDS 驱动器的输出阻抗应接近 100 Ω 差分,以减少反射。在 T22ULP 工艺中,输出阻抗由驱动管的尺寸和偏置决定:

// 输出阻抗计算(差分模式)
// 驱动管 M3/M4 尺寸:W/L = 80/0.5
// 饱和区输出阻抗:Rout = 1 / (λ * Id)
// 取 λ = 0.1 V⁻¹ (T22ULP 短沟道效应),Id = 3.5 mA
// Rout = 1 / (0.1 * 0.0035) ≈ 2857 Ω (单端)
// 差分输出阻抗 ≈ 2 * Rout ≈ 5.7 kΩ (远大于 100Ω,可忽略)
// 实际匹配由外部 100Ω 终端电阻决定
摆幅与功耗的权衡: 在 T22ULP 工艺中,可通过降低驱动电流至 2.5 mA 来减少功耗(摆幅降至 250 mV),适用于短距离传输(< 5 cm)。但需注意,接收器的灵敏度阈值通常为 100 mV,需保留足够的噪声裕量。

4.4 驱动电流配置总结

下表汇总了 T22ULP 工艺下 LVDS 驱动电流配置的关键参数与设计建议:

参数 标称值 T22ULP 工艺调整 校准方式
驱动电流 3.5 mA ±5% (校准后) 5-bit 电流源阵列
共模电平 1.2 V / 0.6 V ±2% (环路锁定后) CMFB 误差放大器
输出摆幅 350 mV ±10% (含电阻容差) 电流 + 电阻联合校准
输出阻抗 > 100 kΩ (差分) 由 cascode 结构保证 无需额外校准
电源抑制比 > 40 dB @ 10 MHz 需添加去耦电容 片内 100 pF + 片外 0.1 μF
设计检查清单:
✓ 电流源采用 LPC 拓扑,输出阻抗 > 200 kΩ
✓ CMFB 环路带宽 > 10 MHz,相位裕度 > 60°
✓ 摆幅校准精度 ±5%,覆盖所有工艺角
✓ 共模电平与电源域匹配(1.8V 域用 0.6V,2.5V 域用 1.2V)
✓ 输出驱动管尺寸经过 RC 提取后仿真验证