📚 课程目录第2章 T22ULP工艺简介

2. T22ULP工艺简介：工艺节点特点、核心器件模型、IO电压域划分

T22ULP 是台积电针对超低功耗（Ultra Low Power）应用推出的 22nm 平面 CMOS 工艺。与传统的 28nm 或 40nm 工艺相比，T22ULP 在漏电控制、器件密度和模拟性能之间取得了独特的平衡，特别适合设计需要长期待机、高速数据传输的 LVDS 接口 IO 电路。

T22ULP 并非 FinFET 工艺，而是基于 22nm 平面 CMOS 架构，通过高 k 金属栅极（HKMG）和优化的应变工程实现性能与功耗的折中。以下表格总结了该工艺的关键特征：

设计要点： T22ULP 的 IO 器件使用厚栅氧（2.5nm），其击穿电压约为 3.3V，因此 LVDS 输出级的共模电压（典型 1.2V）和摆幅（350mV）具有充足的安全余量。但核心器件（1.2nm 栅氧）不可直接连接 IO 焊盘。

在 T22ULP 中，LVDS 接口设计主要涉及三类器件模型。正确选择器件类型是驱动配置成功的第一步。

核心 NMOS / PMOS (Core Device)： 标称电压 0.8V，沟道长度 22nm。用于内部数字逻辑、锁相环分频器、数字校准状态机。速度极快，但漏电随温度上升明显。
IO NMOS / PMOS (I/O Device)： 标称电压 1.8V 或 2.5V，沟道长度 0.25μm ~ 0.35μm（非最小尺寸）。用于 LVDS 输出级电流源、开关管、ESD 保护结构。耐压高，输出阻抗匹配更容易。
耗尽型 NMOS (Native NMOS)： 阈值电压接近 0V，用于低压差稳压器（LDO）的传输管或电平转换器的中间级。在 LVDS 共模反馈环路中可作为低阈值开关使用。

模型选择建议： LVDS 输出级的核心电流源必须使用 IO 器件，且建议采用 cascode 结构以抑制沟道长度调制效应。预驱动级（Pre-driver）可以使用核心器件以降低动态功耗，但必须通过电平转换器将 0.8V 逻辑域转换到 1.8V IO 域。

T22ULP 工艺下，LVDS 接口 IO 电路通常跨越三个独立的电压域。错误的电压域连接会导致闩锁效应（Latch-up）或栅氧击穿。下图展示了典型的电压域划分架构：

上图清晰地展示了三个电压域之间的层级关系。核心逻辑域（0.8V）通过电平转换器将信号提升到 IO 预驱动域（1.8V），预驱动域再驱动 LVDS 输出域（1.8V 或 2.5V）的电流开关。这种划分确保了低功耗逻辑与高速模拟输出之间的安全隔离。

常见设计陷阱：

栅氧过压： 核心器件（0.8V）的栅氧不可承受 1.8V 电压。在电平转换器中，必须使用厚栅氧 IO 器件作为输出级。
闩锁风险： 不同电压域的阱电位必须正确偏置。PMOS 的 N 阱应接最高电位（VDD_IO_OUT），NMOS 的 P 阱应接最低电位（VSS）。
电源排序： 建议先上电 VDD_IO_OUT，再上电 VDD_CORE。若核心域先上电而 IO 域未上电，电平转换器输出可能处于不定态，导致 IO 器件栅极浮空。