VIP20
本课程属于：043-t22ulp LVDS IP设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

高速SerDes在t22ulp LVDS IP中的性能调优

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导论
T22ULP工艺简介 · LVDS IP概述 · 高速SerDes性能指标（抖动
课程导论T22ULP
02
LVDS IP架构解析
发送器（TX）电路结构 · 接收器（RX）电路结构 · PLL与时钟树
LVDSIP
03
T22ULP工艺特性对LVDS的影响
工艺角（TT/SS/FF）分析 · 温度与电压（PVT）变化 · 器件失配效应
T22ULPLVDS
04
预加重与去加重技术
预加重原理 · 去加重原理 · 在T22ULP中的实现方式与调优参数
预加重去加重技术
05
均衡器（EQ）设计
CTLE（连续时间线性均衡器）原理 · DFE（判决反馈均衡器）原理 · 均衡器系数调优
EQ均衡器
06
阻抗匹配与端接
片上端接（ODT）设计 · PCB传输线阻抗控制 · T22ULP中电阻工艺偏差补偿
阻抗匹配端接
07
时钟数据恢复（CDR）调优
CDR环路带宽设置 · 相位插值器（PI）精度 · 锁定时间与抖动容忍度
CDR时钟数据恢复
08
抖动分析与分解
随机抖动（RJ） · 确定性抖动（DJ） · 总抖动（TJ）测量与分离方法
抖动分析分解
09
眼图分析
眼图张开度（Eye Height/W… · 眼图模板（Mask）测试 · T22ULP下眼图退化原因
眼图分析Eye
10
误码率（BER）测试
BERT测试方法 · 浴盆曲线（Bathtub Curve… · BER与信噪比（SNR）关系
BER误码率
11
电源完整性（PI）对SerDes的影响
电源噪声耦合机制 · 去耦电容布局 · T22ULP低电压供电优化
PISerDes
12
信号完整性（SI）仿真
IBIS-AMI模型使用 · 通道仿真（Channel Simul… · S参数分析
SI信号完整性
13
PCB布局布线指南
差分对布线规则 · 过孔优化 · 参考层连续性与回流路径
PCB布局布线指南
14
封装效应与优化
封装寄生参数（RLC）提取 · 封装对眼图的影响 · T22ULP封装协同设计
封装效应优化
15
温度补偿技术
温度对LVDS驱动能力的影响 · 温度传感器与动态偏置调整
温度补偿技术LVDS
16
工艺角自适应校准
片内自测（BIST）电路 · 工艺角检测算法 · 自适应校准流程
工艺角自适应校准BIST
17
PLL相位噪声优化
PLL环路滤波器设计 · VCO相位噪声抑制 · T22ULP中电感与电容选择
PLL相位噪声优化
18
TX输出摆幅与共模电压调优
摆幅控制寄存器 · 共模反馈环路 · 线性度与失真优化
TX输出摆幅
19
RX输入灵敏度与阈值调优
输入失调校准 · 迟滞控制 · 低信噪比下的检测能力
RX输入灵敏度
20
高速SerDes测试方案
ATE测试 · 实验室测试（示波器/误码仪） · 量产测试流程
SerDes高速
21
ESD与闩锁效应防护
T22ULP ESD结构设计 · LVDS I/O的ESD保护网络 · 闩锁效应测试与规避
ESD闩锁效应防护
22
电磁干扰（EMI）抑制
展频时钟（SSC）技术 · 差分信号共模扼流圈 · PCB屏蔽设计
EMI电磁干扰
23
低功耗模式设计
待机模式 · 深度睡眠模式 · 唤醒时间与功耗权衡
低功耗模式设计待机模式
24
多通道同步与歪斜（Skew）管理
通道间歪斜来源 · 去歪斜（Deskew）电路 · 多lane对齐
Skew多通道同步
25
高速SerDes的FEC与链路训练
前向纠错（FEC）原理 · 链路训练状态机（LTSSM） · T22ULP实现
SerDesFEC
26
T22ULP LVDS IP的寄存器配置
关键寄存器映射 · 初始化序列 · 动态重配置流程
T22ULPLVDS
27
常见故障与调试案例
眼图闭合 · 误码率过高 · 锁相环失锁
常见故障调试案例
28
性能调优方法论
从仿真到硅后调优的流程 · DOE（实验设计）方法 · 自动化调优脚本
性能调优方法论从仿真到硅后调优…
29
先进技术展望
T22ULP后续工艺演进 · 112Gbps SerDes趋势 · AI辅助SerDes调优
先进技术展望T22ULP
30
课程总结与实战演练
综合调优案例 · 项目实战指导 · Q&A与资源推荐
课程总结实战演练