1. 课程导论：t22ulp 工艺简介、LVDS IP 概述、前仿真与时序分析的重要性
1.1 t22ulp 工艺平台简介
t22ulp（22nm Ultra-Low Power）是台积电针对低功耗与高性能边缘应用推出的先进工艺节点。该工艺在 22nm 节点上实现了极低的静态功耗与动态功耗，同时保留了丰富的模拟与混合信号 IP 库，特别适用于高速串行接口、物联网、可穿戴设备及电池供电系统。
| 工艺特性 | t22ulp 典型参数 | 对 LVDS 设计的影响 |
|---|---|---|
| 最小栅极长度 | 22 nm | 支持更高开关速度，降低 IO 延迟 |
| 核心电压 (VDD) | 0.8 V / 1.0 V | 低摆幅 LVDS 信号更易匹配 |
| IO 电压 (VDDP) | 1.8 V / 2.5 V | 兼容 LVDS 共模与摆幅要求 |
| 漏电流 (off-state) | < 10 pA/μm | 待机功耗极低，适合常开场景 |
| 金属层数 | 9–11 层 Cu + 低 k | 减少互连寄生，改善信号完整性 |
| MIM 电容密度 | ~2 fF/μm² | 片上匹配终端与去耦更紧凑 |
工艺选择要点： t22ulp 在 22nm 节点上提供了接近 16nm 的性能密度，但漏电与成本显著低于先进 FinFET 节点，是 LVDS IP 在中等速率（0.5–2.5 Gbps）应用中的理想工艺载体。
1.2 LVDS IP 概述
LVDS（Low-Voltage Differential Signaling）是一种高速、低功耗、低噪声的差分信号传输标准。本课程使用的 LVDS IP 基于 t22ulp 工艺设计，包含发送器（TX）、接收器（RX）以及可配置的 IO 电路，支持多种工作模式与终端匹配方案。
1.2.1 LVDS 核心电气特性
- 差分摆幅： 350 mV（典型），可调范围 250–450 mV
- 共模电压： 1.2 V（1.8V IO 电源下）
- 数据速率： 最高 2.5 Gbps（t22ulp 典型 corner）
- 功耗： 每通道 TX 约 8 mW @ 1.8V / 1 Gbps
- 终端电阻： 100 Ω 片上差分匹配（可旁路）
1.2.2 IP 内部模块划分
| 模块 | 功能描述 | 前仿真关注点 |
|---|---|---|
| TX 核心 | 将单端数据转换为差分电流驱动 | 输出摆幅、共模漂移、上升/下降时间 |
| RX 核心 | 差分输入比较，恢复单端逻辑电平 | 输入灵敏度、迟滞、共模抑制比 |
| ESD 保护 | IO 端口 ESD 钳位与泄放路径 | 寄生电容对信号边沿的影响 |
| 可编程终端 | 片内 100 Ω / 50 Ω 终端电阻网络 | 阻抗匹配精度、温度系数 |
| 偏置与参考 | 产生精确电流偏置与共模参考电压 | PVT 变化下的偏置稳定性 |
1.3 前仿真与时序分析的重要性
在 t22ulp LVDS IP 的 IO 电路设计中，前仿真（Pre-layout Simulation） 与 时序分析（Timing Analysis） 是确保芯片首次流片成功的关键环节。前仿真在版图完成之前，基于电路网表与工艺模型验证功能与性能；时序分析则聚焦于信号在 IO 路径上的传播延迟、建立/保持时间裕度以及高速切换时的信号完整性。
1.3.1 前仿真的核心目标
- 功能验证： 确认 TX/RX 在标准与边界条件下正确收发数据
- PVT 覆盖： 在工艺角（TT/FF/SS）、电压（±10%）、温度（-40°C ~ 125°C）组合下验证电气参数
- 信号完整性： 评估差分摆幅、共模漂移、过冲/下冲、眼图张开度
- 功耗评估： 动态功耗与静态漏电是否符合设计目标
1.3.2 时序分析的关键指标
| 时序参数 | 定义 | LVDS IO 典型要求 |
|---|---|---|
| Tpd (传播延迟) | 输入到输出的信号传输时间 | < 1.5 ns @ 1.8V / TT |
| Tr / Tf | 上升时间 / 下降时间 (20%–80%) | 100–250 ps |
| Tskew | 差分对 P/N 之间的时间偏差 | < 20 ps |
| Tsetup / Thold | RX 内部采样触发器的建立/保持时间 | 满足内部时钟裕度 > 50 ps |
| Jitter (p-p) | 时钟或数据边沿的周期抖动 | < 30 ps |
前仿真 vs 后仿真： 前仿真使用理想互连模型（无寄生 R/C），能快速暴露电路拓扑与偏置问题；后仿真加入版图寄生参数，验证实际物理实现后的性能。本课程重点在前仿真阶段建立正确的时序基线。
1.4 课程学习路径
本课程将按照以下主线展开：
- 工艺与 IP 基础（本章）—— 建立 t22ulp 与 LVDS IP 的认知框架
- 前仿真环境搭建 —— 配置仿真器、工艺模型、激励与测量方法
- TX 电路前仿真 —— 输出摆幅、共模、预加重、边沿速率
- RX 电路前仿真 —— 灵敏度、迟滞、共模抑制、输入阻抗
- 通道与时序分析 —— 传播延迟、抖动、眼图模板、PVT 边界
- 综合案例与调试 —— 典型时序违例分析与修复
前置要求： 学员需具备基本的模拟电路设计知识（差分对、电流镜、运放）以及 SPICE 仿真工具使用经验。本课程不从头讲解晶体管原理。