VIP20

本课程属于：043-t22ulp LVDS IP设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

基于t22ulp工艺的LVDS IP前仿真环境搭建

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

LVDS技术概述 · t22ulp工艺特点 · 前仿真环境的重要性

课程导论LVDS

LVDS工作原理 · 电气特性 · 典型应用场景

t22ulp工艺简介

工艺节点特性 · 器件模型 · 互连参数

t22ulp工艺简介

仿真环境概述

前仿真与后仿真的区别 · 仿真工具链介绍（VCS · Xcelium

仿真环境概述前仿真

仿真工具安装与配置

EDA工具安装 · License配置 · 环境变量设置

仿真工具安装配置

工艺库文件结构

t22ulp PDK目录结构 · 模型文件 · Verilog库文件

工艺库文件结构t22ulp

LVDS IP交付件解析

IP数据手册 · 行为模型 · 网表文件

搭建仿真目录结构

项目目录规划 · 脚本目录 · 测试用例目录

搭建仿真目录结构项目目录规划

Makefile语法 · 目标定义 · 变量使用

编写编译脚本

使用VCS编译LVDS IP行为模型…

编写编译脚本VCS

编写仿真运行脚本

仿真选项设置 · 波形dump · 覆盖率收集

编写仿真运行脚本仿真选项设置

测试平台（Testbench）架构

顶层模块 · DUT实例化 · 激励生成

Testbench测试平台

LVDS IP接口信号详解

数据输入输出 · 时钟 · 使能

编写基础测试用例

上电复位测试 · 时钟锁定测试 · 数据环回测试

编写基础测试用例上电复位测试

使用SystemVerilog搭建验证组件

Driver · Monitor · Scoreboard

SystemVerilo…使用

编写断言（Assertion）

时序断言 · 协议检查 · SVA基础语法

Assertion编写断言

仿真波形查看

使用Verdi/DVE加载波形 · 信号分组 · 波形比较

仿真波形查看Verdi/DVE

常见编译错误 · 仿真崩溃 · 时序违例的定位方法

调试技巧常见编译错误

参数化仿真

通过命令行传递参数 · 覆盖IP配置寄存器

参数化仿真通过命令行传递参…

随机化测试

SystemVerilog随机化约束 · 覆盖率驱动的随机测试

随机化测试SystemVerilo…

功能覆盖率收集

covergroup定义 · bin设置 · 覆盖率报告生成

功能覆盖率收集covergroup

后仿真准备

SDF反标 · 寄生参数文件 · 时序检查设置

后仿真准备SDF

前仿真环境回归测试

自动化回归脚本 · 结果比对 · 日志分析

前仿真环境回归测…自动化回归脚本

多电压域仿真

t22ulp多阈值单元 · 电平转换器仿真注意事项

多电压域仿真t22ulp

PVT条件仿真

不同工艺角 · 电压 · 温度下的仿真设置

PVT条件仿真

仿真性能优化

编译加速 · 并行仿真 · 波形精简

仿真性能优化编译加速

常见问题与解决方案

仿真挂死 · 数据不匹配 · 时序违例案例

常见问题解决方案

仿真环境文档化

注释规范 · README编写 · 环境使用说明

仿真环境文档化注释规范

课程项目实战

完整搭建一个LVDS TX/RX前仿…

课程项目实战LVDS

课程总结与进阶

前仿真环境维护 · CI/CD集成 · 未来学习路径

课程总结进阶