2. 寄生电阻的来源与影响：互连线电阻、接触电阻、通孔电阻

各位好，咱们接着聊寄生效应。上一章我讲了寄生电容，这一章轮到电阻了。说实话，在我刚入行那会儿，总觉得电阻这东西简单——不就是个欧姆定律嘛。直到有一次，我负责的一个高速接口设计，仿真跑得漂漂亮亮，流片回来却死活达不到时序要求。折腾了两个月，最后定位到问题：一条关键的互连线，电阻比模型里大了30%。

从那以后，我对寄生电阻再也不敢掉以轻心。今天咱们就把它掰开揉碎了讲清楚。

2.1 互连线电阻：最容易被低估的“隐形杀手”

互连线电阻，说白了就是金属导线本身的电阻。你想想看，芯片里动辄几公里长的金属线，每米都有电阻，累积起来可不是小数目。

互连线电阻的计算，核心公式就一个：

R = ρ × L / (W × T)

其中：

• ρ — 金属的电阻率（铜约 1.68 μΩ·cm，铝约 2.65 μΩ·cm）
• L — 导线长度
• W — 导线宽度
• T — 导线厚度

这里有个关键点：电阻与长度成正比，与截面积成反比。我见过不少新手，画版图时为了省面积，把线宽压到最小，结果信号延迟翻了好几倍。

看到没？顶层金属的方块电阻只有底层的五分之一。所以长距离走线，我习惯用高层金属，能省不少事。

2.2 接触电阻：界面处的“隐形关卡”

接触电阻，发生在金属与半导体（比如硅）的接触界面。为什么会有这个电阻？说白了，两种材料交界处，能带结构不连续，载流子得“翻山越岭”才能过去。

接触电阻的计算公式：

Rc = ρc / A

其中 ρc 是接触电阻率（单位 Ω·cm²），A 是接触面积。

嗯，这里要注意：接触电阻率不是常数。它跟掺杂浓度、接触金属种类、界面处理工艺都有关系。我做过一个实验，同样的接触面积，掺杂浓度从 1e19 cm⁻³ 提高到 1e20 cm⁻³，接触电阻率能下降两个数量级。

2.3 通孔电阻：层间连接的“瓶颈”

通孔（Via）是连接不同金属层的桥梁。通孔电阻虽然单个很小（通常几十毫欧到几欧姆），但别忘了——一条长信号路径上可能有几十个甚至上百个通孔。

通孔电阻的主要影响因素：

• 通孔尺寸 — 越大电阻越小，但占面积
• 通孔数量 — 并联通孔可以降低电阻
• 通孔阵列排布 — 均匀分布比集中排布更优
• 工艺偏差 — 刻蚀不完全会导致电阻剧增

2.4 寄生电阻对信号延迟的影响

寄生电阻怎么影响延迟？咱们用RC延迟模型来解释。一个简单的互连线，可以看成是一串电阻和电容的级联：

Elmore延迟模型：
τ = Σ(Ri × Ci)

对于均匀分布RC线：
τ = R × C / 2

其中 R 是总电阻，C 是总电容

你看，延迟跟电阻成正比。电阻越大，信号充放电越慢，延迟就越大。

我举个例子：一条 1mm 长的 M1 线，宽度 64nm，厚度 80nm，方块电阻 0.21 Ω/sq。那么：

• 总电阻 = 0.21 × (1000/0.064) ≈ 3281 Ω
• 如果线电容约 0.2 pF/mm，总电容 ≈ 0.2 pF
• RC延迟 ≈ 3281 × 0.2e-12 / 2 ≈ 328 ps

328 ps 什么概念？在 1GHz 时钟下，一个周期才 1000 ps，这条线就占了三分之一。所以长距离走线，必须用高层金属或者加宽线宽。

2.5 寄生电阻对功耗的影响

功耗这块，寄生电阻主要贡献两部分：

1. IR Drop（电压降） — 电流流过电阻产生压降，导致供电电压不足
2. 焦耳热 — P = I²R，电阻越大发热越严重

我见过一个极端案例：某款AI芯片的电源网络，因为寄生电阻过大，核心电压从1.0V降到了0.85V，结果芯片频率直接掉了20%，功耗反而因为漏电增加而上升了15%。

2.6 本章知识体系

为了让大家更直观地理解寄生电阻的来源与影响，我画了张图：

2.7 设计中的实用建议

讲了这么多，最后给大家几条我在实际项目中总结的经验：

• 长线用高层金属 — 方块电阻小，延迟和功耗都低
• 关键路径加宽线宽 — 别为了省面积牺牲性能
• 通孔冗余设计 — 至少并联两个，防止工艺波动
• 接触孔阵列优化 — 均匀分布，避免电流拥挤
• 后仿真必须做 — 提取寄生参数，跑一遍RC仿真，别偷懒