📚 课程目录第2章 RTL编码阶段的综合陷阱

2. RTL编码阶段的综合陷阱：不可综合语法、敏感列表不全、组合逻辑反馈环

RTL编码，说白了就是把你脑子里的电路想法，翻译成工具能懂的硬件描述语言。这一步看着简单，但坑特别多。我见过太多项目，前仿真跑得欢天喜地，一综合就报错，或者综合出来的电路跟预期完全两码事。

为什么会这样？因为仿真器是"软件思维"，综合器是"硬件思维"。你写出来的代码，仿真器能跑，不代表综合器能认。今天咱们就聊聊三个最常见的综合陷阱。

  核心观点： RTL编码时，脑子里必须时刻有一张电路图。你写的每一行代码，都要能映射到实际的逻辑门和触发器上。

我刚入行那会儿，特别喜欢用 initial 块来初始化寄存器。仿真跑得挺顺，结果一综合，工具直接报错。后来才明白，综合器只认 always 块和 assign 语句，initial 块它根本不认。

不可综合的语法，说白了就是那些没有硬件对应物的语言结构。你想想看，芯片上电后，寄存器初始值靠的是复位信号，不是靠你写个 initial 就能解决的。

避坑指南： 我曾经在代码里用 #10 来模拟时序，仿真结果完美。结果综合出来的电路，那个延时直接被工具忽略了，整个时序全乱套。记住：综合器不认任何延时语句，时序要靠时钟和寄存器来保证。

这个问题，我估计八成以上的工程师都踩过。写组合逻辑时，敏感列表里漏了一个信号，仿真结果看着对，但综合出来的电路却多了一堆锁存器。

举个例子：

// 错误写法：敏感列表不全
always @(a or b) begin
  c = a & b & d;  // d不在敏感列表中
end

// 正确写法：使用 always @(*)
always @(*) begin
  c = a & b & d;
end

仿真器执行这个 always 块，只会在 a 或 b 变化时触发。如果 d 变了，仿真器不会重新计算 c。但综合器不管这些，它会把 c 综合成 a & b & d 的组合逻辑。结果就是：仿真和综合的行为不一致。

我个人习惯，组合逻辑一律用 always @(*)，时序逻辑一律用 always @(posedge clk or negedge rst_n)。这样最保险，不会漏信号。

小技巧： 如果你用 Verilog-2001，可以用 always_comb 和 always_ff。工具会自动推导敏感列表，还能帮你检查是否有锁存器被意外生成。

组合逻辑反馈环，就是输出信号通过组合逻辑直接或间接反馈到输入。这玩意儿在仿真里可能看不出问题，但综合出来的电路会振荡，或者产生不稳定的毛刺。

我记得有一次，一个同事写了个简单的计数器，想用组合逻辑实现自加：

// 错误示例：组合逻辑反馈环
always @(*) begin
  count = count + 1;  // count 反馈到自身
end

仿真器跑这个代码，count 会一直变化，永远停不下来。综合器会怎么处理？它可能会生成一个振荡器，或者直接报错。不管是哪种结果，都不是你想要的。

正确的做法，是把反馈环放在时序逻辑里：

// 正确写法：时序逻辑实现计数器
always @(posedge clk or negedge rst_n) begin
  if (!rst_n)
    count <= 0;
  else
    count <= count + 1;
end

组合逻辑反馈环的常见场景：

避坑指南： 我曾经在调试一个高速接口时，发现信号有奇怪的毛刺。查了两天才发现，是一个组合逻辑反馈环导致的。从那以后，我每次写完RTL，都会用工具跑一下 形式验证，专门检查有没有组合环路。

下面这张图，把RTL编码阶段的三个综合陷阱串起来了。你可以把它当作一个检查清单，每次写完代码都对照着过一遍。

每次写完RTL，我建议你对照这个清单自查一遍。能省下不少调试时间。

检查项	检查方法	常见后果
是否使用了 `initial`、`fork...join` 等不可综合语法	代码审查 + 综合工具报错	综合失败，或综合结果与仿真不一致
组合逻辑是否使用 `always @(*)` 或 `always_comb`	代码审查 + lint工具检查	敏感列表不全，仿真综合行为不一致
时序逻辑是否包含完整复位信号	代码审查 + lint工具检查	寄存器无复位，上电状态不确定
是否存在组合逻辑反馈环	形式验证工具 + 综合报告	电路振荡、毛刺、功能错误
条件赋值是否完整（避免锁存器）	lint工具 + 综合报告	意外生成锁存器，时序不满足
循环语句边界是否为常量	代码审查	综合工具无法展开循环

个人经验： 我习惯在代码提交前，先用 lint 工具扫一遍。很多综合陷阱，lint 工具都能提前发现。别等到综合阶段才去改，那时候改起来成本高得多。

嗯，RTL编码阶段的这三个陷阱，说白了就是"仿真思维"和"综合思维"的差异。你只要记住一点：写代码的时候，脑子里要有一张实际的电路图。每个信号怎么走，每个寄存器怎么触发，每个组合逻辑怎么连接——想清楚了再下笔，能省掉后面一大半的调试时间。