VIP20
本课程属于:035-HLS 芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Vitis HLS软硬件协同仿真与上板验证

📚 共计 30 章节
01
HLS概述与开发环境搭建
HLS是什么?为什么需要HLS?Vivado HLS/Vitis HLS安装与配置。
环境入门
02
HLS设计流程入门
从C/C++到RTL的完整流程,理解综合、仿真、IP封装。
流程综合
03
C语言基础回顾与HLS风格
数据类型、运算符、控制流,以及HLS对C的可综合限制。
C基础可综合
04
HLS接口综合
理解block-level interface与port-level interface,ap_ctrl、ap_memory等协议。
接口协议
05
HLS数据类型与任意精度
使用ap_int/ap_fixed进行定点数计算,提升资源效率。
定点数ap_int
06
HLS流水线与数据流
pipeline与dataflow pragma,提升吞吐量的核心技巧。
流水线吞吐量
07
HLS数组优化
数组分割、映射、重塑,解决BRAM瓶颈。
BRAM数组
08
HLS循环优化
循环展开、合并、流水线,处理多层循环嵌套。
循环嵌套
09
HLS函数内联与层次化设计
inline、dataflow、任务级并行。
内联层次化
10
HLS仿真基础
C仿真、C/RTL协同仿真,理解仿真报告。
仿真C/RTL
11
HLS测试平台编写
如何编写高效的testbench,使用ap_int.h等库。
testbenchap_int
12
HLS仿真波形分析
生成VCD波形,使用Vivado/Vitis分析波形。
波形VCD
13
HLS性能分析
理解Latency、Interval、Trip Count等关键指标。
性能指标
14
HLS资源优化
减少LUT、FF、BRAM、DSP的使用技巧。
资源优化
15
HLS与IP集成
将HLS生成的IP核导入Vivado Block Design。
IP核Block Design
16
HLS与AXI总线
设计AXI4-Lite、AXI4-Stream、AXI4-Full接口的HLS模块。
AXI总线
17
HLS与DMA
使用HLS设计DMA控制器,实现高速数据传输。
DMA高速
18
HLS与视频处理
设计图像滤波、边缘检测等视频处理管线。
视频图像
19
HLS与数字信号处理
FIR滤波器、FFT的HLS实现。
DSPFIR
20
HLS与机器学习
简单神经网络层的HLS实现(如全连接层)。
ML全连接
21
HLS调试技巧
使用printf、日志、断言进行调试。
调试printf
22
HLS常见错误与解决
综合错误、仿真不匹配、时序违例。
错误时序
23
上板联调准备
硬件平台介绍(Zynq/Kintex等),JTAG与串口连接。
硬件JTAG
24
Vivado工程搭建
创建Block Design,添加HLS IP与PS。
VivadoBlock Design
25
SDK/Vitis开发
编写ARM端驱动代码,调用HLS硬件加速器。
ARM驱动
26
上板联调实战(一)
点亮LED,验证基本IO交互。
LEDIO
27
上板联调实战(二)
矩阵乘法加速,对比软硬件执行时间。
矩阵加速
28
上板联调实战(三)
实时视频流处理,显示处理结果。
视频流实时
29
HLS性能调优实战
分析瓶颈,迭代优化,达到设计目标。
调优迭代
30
课程总结与项目实战
综合运用所学,完成一个完整HLS加速项目。
项目总结