首页
›
芯片设计与FPGA
›
035-HLS
›
《HLS卷积加速器吞吐与资源优化》
VIP20
本课程属于:035-HLS
芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
HLS卷积加速器吞吐与资源优化
📚 共计 30 章节
第1章
HLS与卷积加速概述
HLS工具链介绍 · 卷积运算数学原理 · 为什么用HLS做加速
基础
概念
第2章
Vivado HLS开发环境搭建
安装配置 · 工程创建流程 · 仿真与综合基础
环境
工具
第3章
C/C++代码风格与HLS可综合规范
数据类型选择 · 循环风格 · 指针与数组使用限制
编码
规范
第4章
卷积层的C语言建模
标准3x3卷积C实现 · 数据布局与内存访问模式
建模
C
第5章
接口综合与数据搬移
AXI-Stream与AXI-Master接口 · DMA数据传输设计
接口
DMA
第6章
流水线基础
函数级流水与循环级流水 · II概念与优化
流水线
II
第7章
循环展开与并行度
factor选择 · 资源与吞吐量权衡 · 部分展开策略
展开
并行
第8章
数组分割与存储体优化
ARRAY_PARTITION指令 · Block/Cyclic/Complete模式
存储
分割
第9章
数据流优化
Dataflow指令 · 乒乓操作 · FIFO深度设置
数据流
乒乓
第10章
循环合并与循环平铺
Loop Merge与Loop Flatten · 多层循环优化策略
循环
合并
第11章
依赖分析与消除
真依赖 · 反依赖 · 输出依赖识别与处理
依赖
分析
第12章
定点数精度分析
ap_fixed/ap_int使用 · 量化误差与精度损失控制
定点
精度
第13章
资源绑定与约束
DSP48 · BRAM · LUT资源映射与约束设置
资源
约束
第14章
卷积核权重缓存优化
权重重排 · 权重共享 · 片上缓存设计
权重
缓存
第15章
输入特征图分块
tiling策略 · 行缓冲(Line Buffer)实现
分块
LineBuffer
第16章
输出特征图写回优化
写合并 · 写掩码 · 减少写冲突
写回
优化
第17章
多通道卷积加速
通道维度并行 · 通道间数据复用
多通道
并行
第18章
1x1卷积与Depthwise卷积优化
特殊卷积结构的HLS实现技巧
1x1
Depthwise
第19章
Winograd算法在HLS中的实现
减少乘法次数 · 变换矩阵硬件化
Winograd
算法
第20章
FFT加速卷积
频域卷积原理 · FFT IP核调用与数据重排
FFT
频域
第21章
稀疏卷积加速
剪枝后稀疏矩阵存储格式 · 非零值计算调度
稀疏
剪枝
第22章
量化卷积加速
INT8/INT4量化 · 对称/非对称量化HLS实现
量化
INT8
第23章
多核并行架构
多PE设计 · 任务分配与同步
多核
PE
第24章
全局内存与局部内存协同
DDR与BRAM/URAM数据搬运策略
内存
DDR
第25章
性能分析工具使用
Vitis HLS报告解读 · Latency/Interval分析 · 瓶颈定位
分析
工具
第26章
RTL协同仿真与验证
C/RTL协同仿真 · 波形调试 · 数据比对
仿真
RTL
第27章
功耗优化技巧
门控时钟 · 数据使能 · 低功耗编码风格
功耗
低功耗
第28章
典型网络加速案例(一)
VGG16卷积层加速实现与调优
VGG16
案例
第29章
典型网络加速案例(二)
ResNet50残差块加速实现与调优
ResNet50
残差
第30章
部署与系统集成
Vitis平台集成 · 驱动开发 · 端到端性能测试
部署
集成
所属VIP或分类
同VIP:HLS-C/RTL协同仿真与时序约束验证
同VIP:HLS-DDR读写控制器设计实战
同VIP:HLS-SerDes高速接口实现与性能验证