01
随机激励基础
SystemVerilog随机化机制 · rand/randc · 变量声明
randrandc声明
02
约束块入门
constraint语法 · 作用域 · 简单表达式
constraint块表达式
03
权重分布约束
dist操作符 · := vs :/ · 权重实战
dist权重分布
04
条件约束
if-else · ->蕴含约束 · 优先级
if-else蕴含优先级
05
循环与数组约束
foreach · 数组大小/元素约束
foreach数组约束
06
集合与inside约束
inside操作符 · 集合定义 · $范围
inside集合$
07
软约束与硬约束
soft关键字 · 优先级 · 覆盖机制
soft硬约束覆盖
08
约束求解器原理
求解流程 · 回溯 · 失败处理
求解器回溯失败
09
随机化函数
pre_randomize · post_randomize · 自定义流程
回调prepost
10
随机化控制
randomize() with · rand_mode · 约束开关
withrand_mode开关
11
随机序列生成
randsequence · randcase · 控制流
randsequencerandcase
12
面向对象随机化
类随机化 · 继承约束 · 多态
OOP继承多态
13
随机化覆盖率
功能覆盖率 · covergroup · coverpoint
covergroupcoverpoint
14
交叉覆盖率
cross覆盖 · 权重 · 排除非法组合
cross权重排除
15
覆盖率驱动验证
激励生成 · 反馈循环 · 收敛策略
CDV反馈收敛
16
SystemVerilog断言基础
立即/并发断言 · assert/assume/cover
断言assertassume
17
序列与属性
sequence · property · 时序操作符
sequenceproperty时序
18
SVA进阶
带参序列 · 局部变量 · 递归属性
参数局部变量递归
19
断言覆盖率
cover property · 收集 · 结合功能覆盖率
cover断言覆盖率
20
UVM随机化基础
UVM随机化 · uvm_object · factory
UVMfactoryobject
21
UVM配置机制
uvm_config_db · 配置随机化 · 层次化
config_db层次化
22
UVM序列与驱动器
uvm_sequence · uvm_driver · 交互
sequencedriver交互
23
UVM寄存器模型随机化
reg_model · 前门/后门 · 寄存器约束
reg_model前门后门
24
复杂约束实战
协议约束(AXI) · 时序 · 跨域
AXI时序跨域
25
约束调试技巧
冲突诊断 · $error/$warning · 可视化
调试冲突可视化
26
随机化性能优化
求解时间优化 · 减少回溯 · 并行
性能并行回溯
27
可复用约束库
约束宏 · 模板 · 继承与组合
宏模板复用
28
形式化验证中的约束
形式化语法 · assume/assert角色
形式化assumeassert
29
随机激励与仿真加速
种子管理 · 多核 · 分布式随机化
种子多核分布式
30
项目实战：全流程
完整随机激励验证环境 · 规划到收敛
项目全流程收敛