VIP20

本课程属于：032-状态机设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Verilog 状态机设计规范与实战

📚 共计 30 章节

状态机基础

什么是状态机 · 应用场景（通信协议、控制逻辑）· Moore与Mealy分类

三段式状态机规范

时序逻辑状态跳转 · 组合逻辑次态判断 · 时序逻辑输出

状态编码策略

二进制编码 · 格雷码 · 独热码优缺点对比与选择

UART接收器状态机

从Idle到Stop的完整流程 · 实战设计

常见陷阱与调试

综合后锁存器 · 未定义状态 · 输出毛刺 · 时序违例

状态机进阶

嵌套状态机 · 并行状态机 · 与FIFO配合

状态机验证 · SVA

使用SystemVerilog Assertion进行覆盖率检查

低功耗状态机设计

时钟门控 · 状态保持 · 电源域切换

低功耗优化

代码风格与文档

可读性 · 参数化 · 注释规范

综合与实现

综合工具优化选项 · 面积与速度权衡

同步复位与异步复位 · 复位状态定义

复位可靠性

看门狗定时器 · 状态超时跳转

超时看门狗

握手协议状态机

Valid-Ready握手中的状态机实现

流水线状态机

如何在状态机中插入流水线寄存器

流水线性能

状态机与中断

中断请求识别 · 状态机响应

错误状态定义 · 恢复机制

状态机与DMA

DMA传输控制中的状态机设计

总线协议状态机

AHB/AXI总线状态机示例

优先级仲裁

多请求源时的状态机调度

仲裁优先级

计数器简化状态机

使用计数器简化状态机设计

计数器技巧

查找表状态机

用ROM/RAM实现复杂状态跳转

微码控制器

微码控制器的状态机实现

防止状态机进入非法状态

跨时钟域同步

跨时钟域状态机同步

可测试性设计

扫描链与状态机测试

功耗管理状态机

动态电压频率调整中的状态机

调试接口 · JTAG

JTAG状态机访问内部状态

机器学习与状态机

简单状态机实现有限状态自动机学习

使用脚本自动生成状态机代码

自动化脚本

最佳实践 · 30条法则

状态机设计回顾与经验总结