VIP20

本课程属于：032-状态机设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

RTL状态机时序违例诊断与修复

📚 共计 30 章节

状态机基础

什么是状态机 · 三要素（状态、转移、输出）· 应用场景

核心概念入门

状态机分类

Moore型 vs Mealy型 · 区别·优缺点·选型指南

状态机设计方法

一段式·二段式·三段式写法对比 (Verilog示例)

时序告警概念

什么是时序告警 · 建立/保持时间 · 时序路径分类

时序分析工具入门

PrimeTime / Tempus 基本流程 · SDC约束解读

告警信息解读

读懂时序报告 · slack含义 · violation常见类型

状态机时序问题

为何容易产生时序违例 · 组合逻辑反馈路径

状态编码与时序

二进制·格雷码·独热码对时序的影响

状态机综合优化

综合工具如何优化状态机 · retiming技术

时钟域与状态机

跨时钟域状态机设计 · 同步器与握手协议

复位策略与状态机

同步/异步复位对时序影响 · 复位树

状态机调试技巧

波形查看 · 状态跳转追踪 · 断言检查

常见告警案例1

组合逻辑环路导致的时序违例

常见告警案例2

扇出过大导致的 transition 违例

常见告警案例3

跨时钟域未同步导致的 metastability

案例亚稳态

常见告警案例4

复位信号毛刺导致状态机误触发

常见告警案例5

状态机未定义状态导致死锁

告警定位方法论

从报告到RTL的逆向追踪流程

方法论流程

脚本辅助定位

Tcl自动提取关键路径 · Python解析时序报告

脚本自动化

ECO修复技巧

针对状态机时序违例的ECO修改方法

静态时序分析进阶

OCV · AOCV · POCV 对状态机的影响

功耗与时序权衡

低功耗状态机设计 · 时钟门控对时序的影响

低功耗时钟门控

形式化验证

使用Formality验证状态机等价性

验证等价性

状态机综合后仿真

网表仿真与RTL仿真差异分析

多周期路径与状态机

set_multicycle_path 在状态机中的应用

多周期约束

异步状态机设计

异步状态机的风险与设计约束

状态机测试覆盖率

状态覆盖 · 转移覆盖 · 路径覆盖

覆盖率测试

自动化状态机生成

使用脚本生成状态机RTL代码

自动化生成

项目实战1：UART状态机

UART状态机时序分析与修复

项目实战2：DMA控制器

DMA控制器状态机时序收敛过程