01
SPI协议基础
SPI总线概述 · 四线信号定义 · 单主单从与多从机拓扑 · 时钟极性(CPOL)与相位(CPHA)详解
协议基础
02
SPI传输模式
模式0/1/2/3时序图 · 数据建立与保持时间 · LSB/MSB传输顺序
时序模式
03
状态机设计基础
有限状态机(FSM)概念 · Moore机与Mealy机区别 · 状态编码方式（二进制/格雷码/独热码）
FSM编码
04
SPI控制器顶层架构
系统框图 · AHB/APB总线接口 · 时钟域划分 · FIFO深度设计考量
架构总线
05
SPI主模式状态机
IDLE状态 · ASSERT_CS状态 · SHIFT_DATA状态 · DEASSERT_CS状态 · 状态跳转条件
主模式状态机
06
SPI从模式状态机
从机检测逻辑 · 地址匹配 · 数据移位 · 响应生成
从模式检测
07
数据移位逻辑
移位寄存器设计 · 位计数器 · 字节计数器 · 数据打包与解包
移位寄存器
08
时钟分频与边沿生成
波特率发生器 · 时钟使能信号 · 双边沿采样策略
时钟分频
09
FIFO控制逻辑
写指针 · 读指针 · 空/满标志 · 半满中断 · 可编程阈值
FIFO指针
10
中断与状态标志
传输完成中断 · FIFO溢出/下溢 · 模式错误 · 总线冲突检测
中断标志
11
DMA握手接口
DMA请求信号 · 单次传输与突发传输 · 流控制模式
DMA握手
12
CS(片选)管理逻辑
自动CS控制 · 多从机轮询 · CS去毛刺 · CS高电平时间保证
片选管理
13
双线/四线/八线SPI扩展
Dual SPI · Quad SPI · QPI模式状态机差异
扩展多线
14
SPI控制器验证策略
定向测试用例 · 随机约束测试 · 功能覆盖率模型
验证覆盖率
15
低功耗设计
时钟门控 · 状态机休眠 · 快速唤醒 · FIFO电源域划分
低功耗门控
16
可配置性设计
寄存器映射 · 模式寄存器 · 时钟分频系数 · 数据位宽配置
配置寄存器
17
多主机仲裁
多主SPI总线仲裁 · 冲突检测 · 退避重试机制
仲裁多主
18
SPI控制器综合与时序
综合约束 · 关键路径分析 · 面积与速度权衡
综合时序
19
常见Bug与调试
状态机死锁 · 数据错位 · FIFO溢出 · 时钟域同步失败
调试Bug
20
SPI控制器性能优化
流水线设计 · 双沿传输 · 深度FIFO · 预取机制
优化性能
21
SPI与其它协议桥接
SPI-to-UART · SPI-to-I2C · SPI-to-AHB桥接状态机
桥接协议
22
安全SPI设计
数据加密传输 · 安全认证序列 · 防篡改检测
安全加密
23
多通道SPI控制器
独立通道 · 共享FIFO · 通道优先级仲裁
多通道仲裁
24
SPI控制器DFT设计
扫描链插入 · BIST逻辑 · 测试模式状态机
DFT测试
25
高级特性
链式DMA传输 · 描述符链表 · 自动协议切换
高级DMA
26
SPI控制器固件驱动设计
Linux SPI子系统 · 寄存器操作封装 · 中断服务例程
固件驱动
27
基于UVM的验证环境
agent搭建 · sequence生成 · scoreboard比对
UVM验证
28
FPGA原型验证
资源评估 · 时序收敛 · 在线调试(SignalTap/ChipScope)
FPGA原型
29
SPI控制器演进趋势
eMMC SPI · SD卡SPI · 高速SPI(100MHz+)
趋势高速
30
综合项目实战
从规格书到RTL实现，完整SPI控制器设计流程
实战项目