VIP20

本课程属于：032-状态机设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

仿真环境搭建与测试激励设计

📚 共计 30 章节

仿真环境概述

什么是仿真环境、仿真在芯片开发流程中的位置、主流仿真工具介绍（VCS、NC-Sim、Modelsim）

概念工具链

Linux基础操作

常用命令（ls, cd, mkdir, rm, cp, mv）、文件权限管理、vim编辑器基本使用

Makefile语法规则、变量定义与使用、目标与依赖关系、常用伪目标

构建自动化

仿真环境目录结构

项目根目录设计、RTL源码目录、验证组件目录、脚本目录、仿真结果目录

RTL编译脚本编写

使用vlog/vlogan命令编译Verilog/SystemVerilog文件、文件列表管理、编译选项设置

仿真执行脚本编写

使用vsim命令启动仿真、加载设计库、设置仿真时间、波形导出设置

波形查看与调试

使用DVE/Verdi打开波形、信号添加与分组、波形缩放与搜索、信号值比较

Testbench结构

模块化Testbench设计、DUT实例化、时钟与复位生成、接口连接

基础测试激励编写

initial块与always块、时序控制（#delay）、信号赋值（阻塞与非阻塞）

任务与函数

task定义与调用、function定义与调用、参数传递、自动与静态变量

SystemVerilog接口

interface定义、modport方向控制、clocking块、接口在Testbench中的应用

随机化激励

rand与randc关键字、约束块（constraint）、随机化函数randomize()、权重约束

立即断言与并发断言、assert/assume/cover、简单序列表达式

功能覆盖率

covergroup定义、coverpoint与bins、交叉覆盖率、覆盖率收集与报告

覆盖率度量

UVM基础概念

UVM是什么、UVM树形结构、uvm_component与uvm_object、phase机制

UVM环境搭建

uvm_env、uvm_agent、uvm_driver、uvm_monitor、uvm_sequencer

UVM序列与序列项

uvm_sequence_item定义、uvm_sequence启动、sequence仲裁机制

UVM寄存器模型

reg_model构建、前门访问与后门访问、寄存器预测、镜像更新

UVM测试用例编写

uvm_test派生、配置数据库（uvm_config_db）、virtual interface传递

UVM工厂模式与重载

factory注册、类型重载、实例重载、override机制

UVM消息管理

消息宏（uvm_info、uvm_warning、uvm_error、uvm_fatal）、消息ID与冗余度

UVM回调机制

uvm_callback定义、回调函数注册、回调触发场景

多语言混合仿真

Verilog与SystemVerilog混合、C/C++ DPI接口、VHDL与Verilog混合

仿真性能优化

编译优化选项、仿真加速技术、波形选择性导出、并行仿真

回归测试管理

回归脚本编写、测试用例分类、结果比对、日志分析

回归自动化

覆盖率驱动验证

覆盖率驱动的概念、从覆盖率到测试用例的反馈、收敛策略

低功耗仿真

UPF文件基础、低功耗仿真流程、电源域切换验证

后仿真（Gate-Level）

SDF反标、时序检查、后仿真与功能仿真差异

仿真环境调试技巧

常见编译错误解决、仿真挂死排查、内存泄漏检测、性能瓶颈分析

项目实战：完整仿真环境

需求分析、环境规划、组件开发、测试用例编写、覆盖率收集与报告

实战全流程