第二章 物理验证基础：DRC、LVS、ERC概念回顾，为何封装需要不同的检查规则
各位好，我是老李。做芯片后端设计十几年，从平面SoC一路干到2.5D/3D封装，说实话，物理验证这块儿坑最多。今天咱们聊聊最基础的东西——DRC、LVS、ERC，以及为什么封装验证不能直接拿芯片那套规则来用。
2.1 三大验证概念，你真的懂了吗？
先快速过一遍这三个老朋友。别嫌啰嗦，我见过不少工程师干了三五年，对这几个概念的理解还停留在「跑一下就行」的层面。
2.1.1 DRC（设计规则检查）
DRC说白了就是检查你的版图有没有违反工艺厂的物理限制。比如线宽不能太细、间距不能太近、通孔不能太小。这些规则是工艺厂定的，违反了你流片就等着报废。
核心检查项：
- 最小线宽/线距
- 最小通孔尺寸
- 金属密度要求
- 天线效应检查
- 阱/衬底接触规则
我记得刚入行那会儿，有个项目DRC报了上千个错误，我以为是工具误报，直接waive掉了。结果流片回来，芯片在高温下直接短路。嗯，从那以后我再也不敢随便waive DRC了。
2.1.2 LVS（版图与原理图一致性检查）
LVS检查你的版图是否和设计原理图一致。说白了就是：你画出来的电路，和你想设计的电路，是不是一回事？
LVS会检查：
- 器件类型和尺寸是否匹配
- 节点连接关系是否正确
- 是否有短路或断路
- 电源地网络是否完整
我个人习惯在LVS通过之前，绝不碰下一版设计。因为LVS不过，后面所有分析都是白搭。你想想看，连电路都连错了，时序分析再漂亮有什么用？
2.1.3 ERC（电气规则检查）
ERC检查的是电气特性上的潜在问题。比如浮空节点、电源地短路、驱动能力不匹配等。它不像DRC那样查物理尺寸，也不像LVS那样查连接关系，而是查「电路行为是否合理」。
举个例子：一个输出端口直接接地，这在LVS里可能没问题（因为原理图就是这么画的），但ERC会报出来——这明显是个设计错误。
注意：很多团队把ERC当成可选项，我建议你把它当成必选项。我在一个3D封装项目里，就是因为ERC没跑，漏掉了一个中介层上的浮空节点，导致整个芯片功耗异常。那次教训太深刻了。
2.2 为什么封装需要不同的检查规则？
好，问题来了：既然芯片设计已经有DRC/LVS/ERC，为什么封装还要搞一套？
原因其实很简单——封装和芯片的物理结构、制造工艺、失效模式完全不同。
2.2.1 物理尺度不同
芯片内部的金属线宽是纳米级的（比如7nm工艺，最小线宽可能只有几十纳米）。而封装层面的走线，比如RDL（重分布层），线宽通常是微米级的（几微米到几十微米）。
你拿芯片的DRC规则去检查封装，结果就是：
- 线宽规则太严，封装厂根本做不到
- 间距规则太紧，导致不必要的面积浪费
- 通孔规则不匹配，封装用的微凸块和芯片通孔完全两码事
2.2.2 材料体系不同
芯片内部用的是铜、铝、钨这些金属，介质是低k材料。封装用的是铜柱、焊球、underfill、模塑料。热膨胀系数、杨氏模量、电迁移特性都不一样。
举个例子：芯片内部的电迁移规则（EM规则）是基于铜互连的，但封装焊球的电迁移行为完全不同。你拿芯片的EM规则去套封装，要么过于保守（浪费成本），要么过于激进（可靠性风险）。
2.2.3 失效模式不同
芯片失效主要是电迁移、热载流子、介质击穿。封装失效主要是热应力开裂、焊点疲劳、湿气侵入、界面分层。
所以封装DRC里会有很多芯片DRC没有的规则，比如：
- 凸块下金属层的最小厚度
- 硅通孔（TSV）的深宽比限制
- 中介层（Interposer）的翘曲控制规则
- 微凸块与RDL的对准容差
我的建议：做封装验证时，先搞清楚你用的是哪种封装技术——2.5D中介层、3D堆叠、还是FOWLP。不同技术，规则差异很大。我见过有人把2.5D的规则直接套到3D堆叠上，结果跑出来的DRC报告完全没法看。
2.3 封装验证的独特挑战
除了规则不同，封装验证在流程上也有几个特殊之处。
2.3.1 多芯片协同验证
2.5D/3D封装里，多个die放在同一个中介层或封装基板上。每个die有自己的DRC/LVS，但封装层面还需要检查die之间的交互。
比如：
- die之间的微凸块间距是否满足要求
- die到中介层边缘的距离是否足够
- 不同die的电源地网络在封装层面是否冲突
这些检查，单个die的验证流程是覆盖不到的。
2.3.2 层次化验证的复杂性
封装验证通常是层次化的。顶层是封装基板，中间层是中介层，底层是各个die。每一层有自己的规则，层与层之间还有接口规则。
我习惯的做法是：先单独验证每一层，再做顶层集成验证。这样出了问题好定位。有一次我偷懒直接跑顶层，结果报了几万个错误，根本不知道是哪个层的问题。从那以后，我再也不敢跳过层次化验证了。
2.3.3 热-机械耦合检查
封装验证里还有一个芯片验证很少涉及的东西——热-机械耦合检查。因为封装里不同材料的热膨胀系数不同，温度变化会产生热应力。如果应力过大，会导致焊点开裂、界面分层。
有些先进的封装DRC工具已经能跑热应力相关的检查规则了。比如：
- 不同材料界面的最小距离
- 大尺寸金属块的应力释放槽要求
- underfill的填充区域规则
2.4 知识体系总览
下面这张图是我自己整理的封装物理验证知识体系，你可以对照着看。
2.5 小结
这一章我们回顾了DRC、LVS、ERC这三个基础概念，然后重点讲了为什么封装需要不同的检查规则。核心就三点：尺度不同、材料不同、失效模式不同。
做封装验证，千万别拿芯片那套规则生搬硬套。你得理解封装工艺的特点，理解封装失效的机理，才能写出合理的检查规则。
下一章我们会深入讲封装DRC的具体规则，包括TSV、RDL、微凸块这些关键结构的检查方法。到时候我会拿实际项目中的案例来拆解，保证干货满满。
一句话总结：芯片验证查的是「能不能造出来」，封装验证查的是「能不能可靠地连起来」。两者缺一不可。
可可精品资料库