VIP20

本课程属于：029-流水线设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

芯片RTL仿真测试环境搭建与验证

📚 共计 30 章节

仿真环境概述

什么是仿真环境 · 开发流程位置 · ModelSim/Questasim、VCS、Xsim

Linux基础操作

文件系统 · 常用命令 (ls, cd, mkdir, rm, vim) · Shell脚本基础

VCS工具安装与配置

下载 · 安装步骤 · 环境变量 · License配置 · 验证安装

VCS基本编译流程

单/多文件编译 · -v -y库文件 · 常用编译选项

VCS仿真执行

./simv运行 · 波形生成 (-ucli -do) · DVE/Verdi查看

基本语法 · 变量 · 自动变量 · 伪目标

Makefile管理仿真项目

编译目标 · 仿真目标 · 清理目标 · 参数化设计

自动化项目

Verilog基础回顾

模块结构 · 数据类型 · 连续赋值 · 过程块 (always)

Testbench结构

DUT实例化 · 时钟生成 · 复位逻辑 · 激励生成

基础Testbench编写

加法器 · 计数器 · 多路选择器 Testbench

仿真波形分析

波形窗口 · 信号添加/分组 · 颜色设置 · 光标测量

自动化仿真脚本

Shell封装编译仿真 · 参数传递 · 日志管理

脚本自动化

覆盖率基础

代码覆盖率 · 翻转覆盖率 · 功能覆盖率概念

覆盖率质量

VCS覆盖率收集

-cm line+cond+tgl · urg报告 · 覆盖率合并

回归测试 (Regression)

概念 · 脚本实现 · 结果比对 · 自动报告

回归自动化

UVM基础概念

UVM是什么 · 树形结构 · 组件 (driver, monitor, agent)

UVM环境搭建

UVM库编译 · testbench框架 · base_test编写

UVM Sequence机制

sequence · sequencer · item · 启动方式

UVM Driver与Monitor

driver驱动 · monitor监测 · TLM通信

scoreboard作用 · 数据比对 · pass/fail判断

UVM Agent封装

agent组件 · 配置对象 · active/passive模式

UVM环境集成

env组件 · test层 · 顶层模块连接

UVM寄存器模型

reg_model · adapter · predictor · 前门/后门访问

UVM测试用例编写

base_test扩展 · sequence定制 · 测试用例管理

UVM仿真调试

打印控制 (verbosity) · 断点调试 · 波形调试

SVA断言基础

立即断言 · 并发断言 · assert/cover/property

SVA在仿真中的应用

断言绑定 · 断言覆盖率 · 断言调试

仿真性能优化

编译优化 · 仿真加速 · 内存管理 · 多核仿真

项目实战一：AHB Slave验证

AHB Slave验证环境搭建（含完整代码）

项目实战二：APB UART验证

APB UART验证环境搭建（含完整代码）