VIP20

本课程属于：029-流水线设计 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

仿真环境搭建与激励编写实战

📚 共计 30 章节

仿真环境概述

什么是仿真验证、芯片设计流程、主流工具 VCS/NC-Verilog/ModelSim

概念工具链

Linux基础与EDA环境

ls, cd, grep, find · 环境变量 · license配置

基本语法、目标依赖、变量定义、仿真模板

构建自动化

Verilog基础回顾 (上)

模块结构、端口、wire/reg、连续赋值 assign

Verilog基础回顾 (下)

always块、阻塞/非阻塞、时序与组合逻辑

时序过程块

Testbench结构

DUT实例化、时钟复位生成、initial/always

时钟与复位设计

周期/相移/分频时钟 · 异步复位同步释放

激励生成基础

$display, $monitor, $time, $stop, $finish

系统函数调试

任务与函数

task/function 定义调用 · Testbench 场景

封装可重用

$fopen, $fwrite, $fread, $fclose · 向量读取

I/O测试向量

简单接口激励 · UART

UART协议分析 · 发送/接收 Testbench

SPI接口激励编写

模式配置 · 主从TB · 多字节传输

I2C接口激励编写

I2C时序 · 起始/停止 · 读写TB

AHB总线激励编写

AHB协议 · 单次/突发传输 · Slave Monitor

APB总线激励编写

APB状态机 · 读写TB · 地址译码验证

AXI4-Stream接口激励

握手协议 · 数据包生成 · Backpressure

随机化激励

$urandom, $urandom_range · 约束随机 · 场景

覆盖率驱动验证

代码/功能覆盖率 · covergroup/coverpoint

立即/并发断言 · $assert, $assume, $cover

SVA序列与属性

sequence/property · 蕴含操作符 |-> |=>

VIP (验证IP) 概念

什么是VIP · 结构 · 商用VIP使用

UVM基础 (上)

UVM框架 · uvm_component/object · factory

UVM基础 (下)

sequence/driver · monitor/scoreboard

UVM环境搭建

完整UVM TB · config_db · phase机制

寄存器模型 (RAL)

RAL简介 · 前门/后门访问

仿真调试技巧

波形查看 (Verdi/DVE) · 断点 · 日志分析

仿真加速 · 多核 · 增量编译 · 优化选项

回归测试与自动化

回归脚本 · 结果比对 · 自动化报告

低功耗仿真

UPF简介 · 低功耗流程 · 电源域切换

综合项目实战

AHB-to-APB桥接器 · 完整验证环境与激励