3. 输入输出延迟约束错误：set_input_delay/set_output_delay值不合理、参考时钟错误、路径分析遗漏

好，咱们接着聊时序约束里最容易踩坑的地方——输入输出延迟约束。说实话，我见过太多工程师在这上面翻车了。明明内部逻辑跑得飞快，结果一上板，IO口就是不给力。问题出在哪？多半是set_input_delay和set_output_delay没设对。

3.1 输入延迟约束：别让芯片"等"太久

先说说输入延迟。set_input_delay描述的是数据从外部芯片到达FPGA引脚需要多长时间。这个值设大了，内部逻辑就得干等着；设小了，数据还没稳定就开始采样，直接崩。

我个人习惯是先看数据手册，找到外部器件的输出延迟参数。比如一个ADC，它的t_co（时钟到数据输出延迟）是2ns，PCB走线延迟约0.5ns，那set_input_delay至少得设2.5ns。但注意，这只是最小值。实际项目中，我还会留0.5ns的余量。

# 正确的输入延迟约束示例
create_clock -period 10 [get_ports clk]
set_input_delay -clock clk -max 3.0 [get_ports data_in]
set_input_delay -clock clk -min 1.5 [get_ports data_in]

你想想看，如果只设了-max没设-min，工具默认-min为0。这意味着hold检查时认为数据0ns就到了，实际可能1.5ns才到，hold违例就漏掉了。我在项目中遇到过这种情况，仿真全过，流片回来就是不行。查了三天，才发现是-min没设。

3.2 输出延迟约束：别让下游芯片"饿"着

输出延迟约束是反过来的。set_output_delay描述的是下游芯片需要数据提前多久准备好。说白了，就是你的芯片要提前把数据送到引脚，让下游能稳稳采到。

举个例子，下游是一个SDRAM，它的setup time是1ns，hold time是0.5ns。那你的输出延迟该怎么设？

# 输出延迟约束
set_output_delay -clock clk -max 1.0 [get_ports data_out]
set_output_delay -clock clk -min -0.5 [get_ports data_out]

嗯，这里要注意：hold time对应的min值可以是负数。为什么？因为下游芯片的hold time要求数据在时钟沿后保持0.5ns，但你的数据可能提前就变了。设成-0.5ns，相当于告诉工具：数据可以比时钟沿晚0.5ns变化，没问题。

3.3 参考时钟错误：你用的时钟对吗？

这个错误特别隐蔽。set_input_delay和set_output_delay都要指定参考时钟。很多人随手就写主时钟，但实际数据可能跟的是另一个时钟域。

比如，你的系统有100MHz和200MHz两个时钟。数据从200MHz的模块出来，但约束里写的是100MHz时钟。那工具算出来的延迟全错。我建议每次写约束前，先确认数据到底跟哪个时钟沿对齐。

常见错误	后果	修复方法
参考时钟选错	时序分析结果完全错误	确认数据与时钟的相位关系
未指定-add_delay	后一条约束覆盖前一条	对同一端口加多条约束时用-add_delay
忽略时钟沿类型	上升沿/下降沿混用	用-clock_fall明确指定

3.4 路径分析遗漏：你漏了哪些路径？

这是最要命的。约束设了，但工具根本没分析某些路径。常见的情况有：

• 异步时钟域路径：没设set_false_path或set_clock_groups，工具默认分析，但实际不需要。结果一堆违例，浪费时间。
• 多周期路径：数据需要多个时钟周期才能稳定，但没设set_multicycle_path。工具按单周期分析，setup肯定过不了。
• 输入到寄存器路径：只设了set_input_delay，但没约束输入到内部寄存器的路径。工具可能直接忽略。

3.5 核心逻辑：一张图看懂输入输出延迟

下面这张图总结了输入输出延迟约束的核心逻辑。我画了好几个版本，这个最直观。

这张图里，红色箭头代表输入输出延迟约束，蓝色箭头是内部路径。记住，约束的目的是让工具知道数据什么时候来、什么时候走。设错了，工具再聪明也算不对。

可可精品资料库