01
时序收敛概述
什么是时序收敛，为什么签核前必须收敛，STA在芯片设计流程中的位置。
基础概念
02
时序路径分类
寄存器到寄存器路径、输入到寄存器路径、寄存器到输出路径、输入到输出路径。
路径结构
03
建立时间与保持时间
建立时间检查原理、保持时间检查原理、setup与hold violation的成因。
时序检查
04
时钟定义与约束
create_clock、create_generated_clock、时钟分组、时钟延迟与不确定性。
SDC时钟
05
输入输出延迟约束
set_input_delay、set_output_delay、虚拟时钟的应用。
约束IO
06
时序例外约束
set_false_path、set_multicycle_path、set_max_delay/set_min_delay。
例外多周期
07
片上变异与OCV
OCV概念、derate因子设置、CRPR/CPPR原理。
OCV先进
08
时序分析模式
single mode、best-case/worst-case、on-chip variation mode。
模式分析
09
时序报告解读
report_timing常用选项、slack与path group、关键路径分析。
报告调试
10
时序修复策略
插入buffer、调整cell size、vt swap、逻辑重组。
修复优化
11
时钟树综合与时序
时钟偏斜对setup/hold的影响、有用偏斜技术。
CTS偏斜
12
功耗与时序的权衡
多阈值库、低功耗单元选择、IR drop对时序的影响。
功耗权衡
13
跨时钟域处理
同步器设计、CDC路径的false path设置、异步FIFO时序。
CDC异步
14
复位信号的时序
异步复位同步释放、复位树的时序分析、复位恢复时间检查。
复位恢复
15
IO时序约束
SDR/DDR接口约束、源同步接口、系统同步接口。
IO接口
16
时序库与工艺角
PVT corner、库文件格式、NLDM与CCS模型。
库PVT
17
寄生参数提取
RC提取流程、spef文件格式、寄生参数对时序的影响。
寄生RC
18
时序收敛流程
从综合到signoff的迭代、ECO流程、时序收敛检查清单。
流程ECO
19
先进工艺节点挑战
finFET效应、布线电阻增加、局部工艺变化。
先进工艺
20
时序分析工具
PrimeTime、Tempus、Innovus STA引擎对比。
工具对比
21
SDC约束管理
SDC文件组织、约束优先级、约束验证方法。
SDC管理
22
时序收敛中的ECO
功能ECO与时序ECO、ECO指导文件生成、ECO验证。
ECO收敛
23
多模式多角分析
MMMC设置、模式定义、角点组合、分析效率优化。
MMMC多角
24
时序收敛中的噪声
串扰噪声、glitch分析、信号完整性对时序的影响。
噪声SI
25
老化效应与时序
NBTI/PBTI效应、老化模型、时序余量预留。
老化可靠性
26
统计静态时序分析
SSTA概念、统计分布、与传统STA的对比。
SSTA统计
27
时序收敛自动化
Tcl脚本自动化、流程集成、报告解析与自动修复。
自动化Tcl
28
签核标准与检查
signoff checklist、时序收敛标准、常见signoff问题。
签核标准
29
案例分析
实际芯片时序收敛案例、常见失败原因、经验教训。
案例实战
30
未来趋势
机器学习在时序中的应用、云端STA、设计协同优化。
趋势ML