VIP20
本课程属于:027-时序收敛 芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

时序违例定位与修复实战

📚 共计 30 章节
01
时序分析基础
什么是时序违例?建立时间与保持时间的概念。
基础概念
02
时序路径分类
输入到寄存器、寄存器到寄存器、寄存器到输出、输入到输出。
路径分类
03
时序约束入门
创建时钟、设置输入延迟、设置输出延迟。
约束SDC
04
报告解读
读懂Setup Slack与Hold Slack报告。
报告分析
05
违例定位工具
PrimeTime与Tempus的基本使用。
工具STA
06
建立时间违例修复
降低逻辑深度、插入流水线。
修复setup
07
保持时间违例修复
插入缓冲器、调整时钟偏斜。
修复hold
08
组合逻辑优化
逻辑等价变换、资源共享。
优化组合
09
寄存器优化
重定时(Retiming)技术。
寄存器retiming
10
时钟偏斜利用
有用偏斜(Useful Skew)实战。
时钟skew
11
多周期路径
设置False Path与Multi-Cycle Path。
约束MCP
12
时钟门控分析
时钟门控的建立与保持时间。
门控时钟
13
异步处理
同步器设计与MTBF分析。
异步同步器
14
复位电路时序
异步复位同步释放。
复位时序
15
片上变异(OCV)
OCV对时序的影响与去悲观化。
OCV悲观
16
电压温度影响
PVT Corner分析与最差情况。
PVTcorner
17
功耗与时序权衡
降低电压对时序的影响。
功耗权衡
18
跨时钟域(CDC)
CDC违例的定位与修复。
CDC跨时钟
19
伪路径(False Path)
如何正确设置set_false_path。
false_path约束
20
多驱动与扇出
高扇出网络的时序优化。
扇出驱动
21
长线延迟
优化关键路径的互连延迟。
互连延迟
22
综合优化
DC/Genus中的时序驱动综合。
综合DC
23
布局优化
Placement阶段的关键路径修复。
布局placement
24
时钟树综合(CTS)
时钟偏斜对时序的影响。
CTS时钟树
25
布线优化
Routing阶段的时序收敛。
布线routing
26
增量编译
ECO流程中的时序修复。
ECO增量
27
时序收敛策略
从RTL到GDS的完整流程。
收敛流程
28
案例分析
一个真实芯片的时序修复过程。
案例实战
29
自动化脚本
Tcl脚本批量修复违例。
Tcl脚本
30
未来趋势
机器学习在时序优化中的应用。
ML趋势