VIP20

本课程属于：027-时序收敛 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

时序收敛实战：从违例到修复

📚 共计 30 章节

时序收敛概述

什么是时序收敛？为什么是芯片设计核心挑战？课程框架介绍。

STA基础回顾

建立/保持时间、时序路径类型 (reg2reg, reg2out, in2reg, in2out)、时钟域。

时序约束入门

create_clock, set_input/output_delay, set_max/min_delay。

时序报告解读

PrimeTime/Innovus报告：slack, transition, capacitance 关键字段。

违例类型分析

setup vs hold，根本原因：组合逻辑过长、负载、时钟偏斜等。

setup违例修复策略 (上)

插入流水线寄存器 (retiming)、逻辑重组。

setup违例修复策略 (下)

阈值电压替换 (HVT/LVT/SVT)、驱动强度调整 (upsize/downsize)。

hold违例修复策略

插入延迟单元、路径长度匹配、时钟偏斜调整。

时钟树综合 (CTS) 对时序的影响

时钟偏斜与抖动权衡，CTS策略选择。

综合阶段时序优化

compile_ultra, retiming, boundary optimization, ungroup。

布局阶段时序优化

congestion与timing trade-off, fence/region, soft macro。

布局congestion

布线阶段时序优化

routing congestion缓解, detour, post-route优化。

多周期路径 (Multicycle Path)

何时用？如何约束？set_multicycle_path实战。

伪路径 (False Path)

何时用？set_false_path实战与风险。

false_path约束

时钟门控 (Clock Gating) 时序处理

ICG cell setup/hold约束，clock gating check。

异步时钟域处理 (CDC)

同步器、格雷码、MUX synchronizer，CDC违例修复。

片上变异 (OCV) 与时序

derate factor, AOCV, POCV，OCV margin设置。

功耗与时序权衡

多阈值库、DVFS、power gating对时序影响。

时序收敛脚本化

TCL自动化分析违例、批量修复、报告生成。

ECO修复实战 (上)

pre-mask vs post-mask ECO，流程与工具。

ECO修复实战 (下)

手动ECO案例：加buffer、换cell、改连线，验证。

时序收敛常见陷阱

过度约束、忽略hold、时钟域误判、库文件错误。

先进工艺时序挑战

FinFET效应、RC寄生、IR Drop对时序影响。

机器学习在时序收敛中的应用

ML预测违例热点、自动推荐修复方案。

时序收敛团队协作

前后端时序交接、约束文件管理、版本控制。

案例研究1：高性能CPU核

从RTL到GDS的时序收敛全过程。

案例研究2：低功耗IoT芯片

时序收敛挑战与解决方案。

案例研究3：高速接口 (DDR/SerDes)

DDR/SerDes时序收敛实战。

时序收敛终极检查清单

流片前时序签收 (sign-off) 检查项。

课程总结与进阶路径

从STA工程师到专家，推荐书籍与工具。