01
时序收敛概述
什么是时序收敛，为什么重要，全流程概览。
概念流程
02
时序分析基础
建立时间与保持时间，时序路径类型 (reg2reg, reg2out, in2reg, in2out)。
STA路径
03
标准单元库与工艺
PVT corner，库特征，延迟计算基础。
工艺库
04
SDC约束编写实战
时钟定义，生成时钟，输入输出延迟，伪路径与多周期路径。
SDC约束
05
综合阶段时序优化
逻辑综合策略，编译选项，面积与速度的权衡。
综合优化
06
布局规划与电源网络
die面积估算，IO规划，电源地网络设计。
布局电源
07
标准单元放置
place阶段目标，拥塞控制，时序驱动的放置。
放置拥塞
08
时钟树综合 (CTS)
时钟树结构，skew与latency，CTS策略。
时钟CTS
09
时钟树优化
有用偏差，时钟门控，时钟树质量评估。
时钟优化
10
布线前时序优化
setup与hold修复，buffer插入，逻辑重组。
时序修复
11
全局布线
布线资源，全局布线算法，拥塞分析。
布线全局
12
详细布线
布线规则，天线效应，串扰与噪声。
详细布线SI
13
布线后时序优化
ECO流程，spare cell利用，金属层ECO。
ECO优化
14
信号完整性 (SI) 分析
串扰延迟，串扰噪声，SI修复方法。
SI串扰
15
功耗分析与优化
动态功耗，静态功耗，多阈值单元替换。
功耗低功耗
16
IR Drop分析
静态IR Drop，动态IR Drop，对时序的影响。
IR Drop电源
17
静态时序分析 (STA) 进阶
OCV与AOCV，CRPR，时序报告解读。
STAOCV
18
多模式多角分析 (MMMC)
不同模式与corner的组合，signoff标准。
MMMCSignoff
19
形式验证
逻辑等价性检查，LEC流程，常见问题。
验证LEC
20
物理验证
DRC与LVS，天线规则，金属密度。
DRCLVS
21
可制造性设计 (DFM)
OPC与RET，CMP热点，通孔优化。
DFM制造
22
层次化设计
扁平与层次化流程，顶层与模块接口时序。
层次化接口
23
时序收敛方法论
迭代策略，关键路径分析，瓶颈识别。
方法论策略
24
脚本与自动化
Tcl脚本在时序收敛中的应用，流程自动化。
Tcl自动化
25
先进工艺挑战
FinFET效应，先进节点下的时序收敛难点。
FinFET先进节点
26
低功耗时序收敛
电压域，电平转换器，电源关断。
低功耗电压域
27
高速接口时序
DDR，SerDes，源同步接口时序约束。
接口DDR
28
时序收敛案例分析
真实项目中的时序修复实例。
案例实战
29
Signoff与流片
signoff检查清单，流片前的最终检查。
Signoff流片
30
未来趋势
AI在时序收敛中的应用，云原生EDA。
AI云原生