01
协同设计概述
什么是封装协同设计 · 为什么需要协同设计 · 协同设计在时序收敛中的角色
概念基础
02
芯片-封装-系统协同流程
传统设计流程的痛点 · 协同设计流程的引入 · 关键里程碑定义
流程协同
03
时序收敛基础回顾
建立时间与保持时间 · 时钟偏斜与抖动 · 片上变异(OCV)概念
STA基础
04
封装对时序的影响
封装寄生参数(RLC) · 封装延迟对片内时序的影响 · 电源完整性对时序的影响
封装PI
05
协同设计环境搭建
EDA工具链选择 · 数据交换格式(LEF/DEF/GDS) · 统一数据库管理
环境数据
06
芯片端时序约束导出
SDC约束生成 · I/O时序预算分配 · 接口时序模型提取
约束芯片
07
封装端时序建模
封装RLC提取方法 · S参数模型应用 · 封装延迟计算
建模S参数
08
协同时序分析流程
芯片与封装联合仿真 · 静态时序分析(STA)在协同中的应用 · 时序报告解读
STA联合仿真
09
I/O接口时序优化
输出延迟约束调整 · 输入延迟约束调整 · 双向接口处理技巧
I/O优化
10
时钟分配网络协同设计
片内时钟树综合与封装时钟分配 · 时钟偏斜协同优化 · 时钟屏蔽技术
时钟偏斜
11
电源分配网络(PDN)协同设计
片内电源网格与封装PDN联合仿真 · IR Drop对时序的影响 · 去耦电容策略
PDNIR Drop
12
信号完整性(SI)与时序
串扰对时序的影响 · 反射与过冲 · SI-aware时序分析
SI串扰
13
片上变异(OCV)在协同中的处理
OCV derate因子设置 · AOCV/POCV方法 · 跨芯片-封装边界的OCV
OCVAOCV
14
温度与工艺角分析
多角多模(MCMM)分析 · 温度反转效应 · 工艺角选择策略
PVTMCMM
15
协同设计中的ECO流程
芯片端ECO · 封装端ECO · ECO验证与回归
ECO验证
16
Die-to-Die接口时序
多芯片模组(MCM)时序分析 · UCIe/BoW接口时序 · 芯片间通信延迟
D2DUCIe
17
3D IC与硅中介层时序
TSV寄生建模 · 中介层布线延迟 · 3D堆叠时序收敛挑战
3D ICTSV
18
协同设计中的功耗管理
动态功耗与时序的权衡 · 功耗预算分配 · 低功耗时序约束
功耗低功耗
19
自动化脚本与流程
Tcl脚本在协同中的应用 · 流程自动化框架 · 回归测试策略
Tcl自动化
20
协同设计数据管理
版本控制 · 设计数据一致性检查 · 变更管理流程
数据版本
21
跨团队协作机制
芯片团队与封装团队接口定义 · 沟通流程 · 问题追踪
协作流程
22
时序收敛方法论
渐进式收敛策略 · 关键路径识别与优化 · 迭代收敛技巧
收敛方法论
23
协同设计中的仿真验证
后仿真与预仿真 · 混合信号仿真 · 时序仿真覆盖率
仿真验证
24
高速接口时序案例
DDR/LPDDR接口协同设计 · SerDes接口时序 · MIPI接口时序
DDRSerDes
25
协同设计中的热管理
热对时序的影响 · 热仿真与时序联合分析 · 散热方案
热散热
26
测试与可测性设计(DFT)
扫描链时序 · 边界扫描(JTAG)时序 · 测试模式时序约束
DFT扫描
27
协同设计中的可靠性
电迁移(EM)与时序 · 应力与机械可靠性 · 老化效应
可靠性EM
28
先进工艺节点挑战
FinFET工艺特性 · 先进封装(2.5D/3D)时序 · 工艺-封装协同优化
FinFET2.5D
29
协同设计工具深入
主流EDA工具对比 · 工具脚本编写技巧 · 工具调试方法
EDA脚本
30
项目实战与总结
完整协同设计项目流程复盘 · 常见问题与解决方案 · 未来趋势展望
实战总结