VIP20

本课程属于：026-断言与随机激励 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

随机激励下的时序检查

📚 共计 30 章节

时序基础概念回顾

建立时间、保持时间、时钟偏斜、时钟抖动

基础建立/保持

静态时序分析（STA）原理

STA基本流程、路径分组、时序弧

随机激励的概念

为什么需要随机激励？伪随机数生成器（PRNG）原理

SystemVerilog中的随机化

rand与randc关键字、随机化类、约束块

随机激励下的时序检查挑战

随机性导致的路径激活问题、覆盖率驱动的激励生成

挑战覆盖率

基于约束的随机向量生成

solve...before、dist约束、条件约束

关键路径识别

静态时序分析中的关键路径报告、动态仿真中的关键路径激活

关键路径STA

建立时间检查的随机激励方法

生成建立时间违例的随机向量、边界条件搜索

建立时间违例

保持时间检查的随机激励方法

生成保持时间违例的随机向量、最小延迟路径激活

保持时间最小延迟

时钟抖动与随机激励

模拟时钟抖动的随机模型、抖动对时序的影响分析

抖动随机模型

时钟偏斜与随机激励

模拟时钟偏斜的随机分布、偏斜对建立/保持时间的影响

异步信号同步化与时序检查

亚稳态、同步器设计、随机激励下的同步器验证

亚稳态同步器

复位信号的时序检查

异步复位、同步复位、复位释放时序的随机验证

复位异步/同步

多时钟域时序检查

跨时钟域（CDC）同步、握手协议、FIFO设计中的时序

基于SVA的时序检查

SVA基础、时序断言、随机激励下的断言验证

功能覆盖率驱动的时序检查

覆盖率组、交叉覆盖率、时序相关覆盖点

覆盖率交叉

功耗感知时序检查

动态功耗、漏电流、电压降对时序的影响

功耗电压降

片上变化（OCV）与时序检查

OCV模型、统计静态时序分析（SSTA）、随机激励下的OCV验证

基于机器学习的时序预测

ML模型在时序分析中的应用、随机激励数据集的构建

后仿真中的时序检查

SDF反标、后仿真时序验证、随机激励在后仿真中的应用

形式化验证与时序检查

模型检查、有界模型检查（BMC）、与随机激励的对比

UVM中的时序检查

UVM序列、UVM寄存器模型、UVM时序检查组件

随机激励的调试与复现

种子（seed）管理、波形调试、失败用例复现

时序收敛策略

基于随机激励的时序优化、逻辑综合与物理设计中的时序修复

高速接口时序检查

DDR、PCIe、SerDes接口的时序要求与随机验证

低功耗设计中的时序检查

多电压域、电源门控、动态电压频率调整（DVFS）

片上网络（NoC）时序检查

NoC架构、路由算法、时序验证

安全芯片的时序检查

侧信道攻击、时序攻击、随机激励下的安全时序验证

安全侧信道

AI加速器芯片的时序检查

脉动阵列、数据流架构、随机激励验证

AI加速器脉动阵列

课程总结与未来展望

随机激励时序检查的挑战、EDA工具发展趋势、开源工具介绍