VIP20

本课程属于：025-形式化验证 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

结果比对与时序检查协同实战

📚 共计 30 章节

时序分析基础

什么是时序分析？为什么需要时序分析？数字电路中的时间概念。

⏱️ 基础📐 概念

建立时间与保持时间

建立时间 (Setup Time) 详解、保持时间 (Hold Time) 详解、时序路径的构成。

⏱️ 时序🔧 核心

时序约束入门

什么是时序约束？主时钟约束 (create_clock)、生成时钟约束 (create_generated_clock)。

📌 约束🕒 时钟

输入输出延迟约束

输入延迟 (set_input_delay)、输出延迟 (set_output_delay)、虚拟时钟约束。

📥📤 I/O⏳ 延迟

时序例外约束

伪路径 (set_false_path)、多周期路径 (set_multicycle_path)、最大/最小延迟约束。

🚫 例外🔁 多周期

时序报告解读

时序报告的结构、关键路径分析、slack 的含义与计算。

📊 报告📉 slack

结果比对基础

什么是结果比对？为什么需要结果比对？比对的基本流程。

🔍 比对⚖️ 验证

Log文件比对

Log 文件的结构、关键信息提取、自动化比对脚本 (Python/Perl)。

📜 Log🤖 自动化

波形文件格式 (VCD/FSDB)、波形比对工具介绍、手动波形比对技巧。

📈 波形🔬 VCD

RTL与Gate-Level比对

综合前后功能一致性检查、形式验证 (Formal Verification) 简介。

🔁 综合✅ 形式验证

时序与功能协同

时序违规如何影响功能？功能错误如何导致时序问题？协同调试方法论。

🤝 协同🐛 调试

时钟域交叉 (CDC) 分析

CDC 问题概述、同步器设计、CDC 验证工具。

🔄 CDC⏲️ 同步器

异步复位与同步释放

复位电路设计、复位时序分析、复位与功能协同。

🔄 复位🛡️ 同步

多电压域时序分析

电压域划分、电平转换器 (Level Shifter)、电压感知时序分析。

⚡ 电压🔌 Level Shifter

片上变异 (OCV) 分析

OCV 概念、OCV 时序分析、OCV 去悲观化。

📉 OCV🔬 变异

时序收敛策略

Pipeline 插入、逻辑优化、物理综合。

🏗️ 收敛⚙️ 优化

功耗与时序权衡

动态功耗与静态功耗、电压频率缩放 (DVFS)、时序与功耗协同优化。

💡 功耗⚖️ 权衡

结果比对自动化框架

Tcl 脚本自动化、Makefile 流程管理、回归测试 (Regression)。

🤖 自动化📋 回归

时序库 (Liberty) 解析

Liberty 文件结构、时序模型 (NLDM/CCS)、库特征化。

📚 Liberty📐 NLDM

寄生参数提取

SPEF 文件格式、寄生参数对时序的影响、提取流程。

🔌 寄生📄 SPEF

静态时序分析 (STA) 工具实践

PrimeTime/SDC 操作、报告生成、debug 技巧。

🛠️ STA📊 PrimeTime

动态时序分析 (DTA) 基础

仿真波形中的时序检查、SDF 反标、动态与静态对比。

📈 DTA⏳ SDF

形式验证 (Formal) 与STA协同

等价性检查、属性检查、覆盖率分析。

✅ 形式验证🤝 协同

低功耗时序验证

CPF/UPF 简介、低功耗单元时序、电源关断时序。

🔋 低功耗📜 UPF

先进工艺节点挑战

FinFET 效应、布线复杂度、工艺角 (PVT) 管理。

🔬 FinFET⚙️ PVT

时序与物理设计协同

布局布线中的时序优化、时钟树综合 (CTS)、布线后时序修复。

🏠 物理设计🌲 CTS

结果比对在ECO中的应用

工程变更单 (ECO) 流程、比对验证 ECO 正确性、增量时序分析。

🔄 ECO✅ 验证

机器学习在时序分析中的应用

时序预测、路径分类、自动化约束生成。

🤖 ML📈 预测

项目实战案例1

从 RTL 到 GDS 的完整时序与比对流程。

🏆 实战📐 全流程

项目实战案例2

复杂 SoC 的时序收敛与结果比对挑战。

🏆 实战🧠 SoC