1. 时序分析基础：什么是时序分析？为什么需要时序分析？数字电路中的时间概念
大家好，我是你们的讲师。今天咱们开始聊时序分析。说实话，我当年刚入行的时候，觉得这玩意儿特别玄乎。不就是让信号从A点跑到B点吗？有什么好分析的？直到我第一次流片回来，芯片在实验室里怎么都跑不到目标频率……嗯，那滋味，谁尝谁知道。
所以今天这一章，咱们先把时序分析最基础的东西理清楚。说白了，就是回答三个问题：时序分析是什么？我们为什么离不开它？数字电路里的“时间”到底是怎么一回事？
1.1 什么是时序分析？
时序分析，简单讲就是检查你的数字电路能不能在给定的时钟频率下正确工作。你想想看，一个芯片里有几千万甚至上亿个晶体管，信号从一个触发器传到下一个触发器，中间经过一堆组合逻辑。如果信号跑得太慢，时钟来了它还没到，那数据就采错了。芯片就罢工了。
我个人的习惯是，把时序分析想象成一场接力赛。时钟就是发令枪，每个触发器就是运动员。信号从上一棒传到下一棒，必须在规定时间内完成交接。超时了？掉棒了？那比赛就输了。
从技术角度说，时序分析主要分两种：
- 静态时序分析（STA）：不需要输入激励，穷举所有路径，检查是否满足时序约束。这是后端签核的必备手段。
- 动态时序分析：需要给电路加激励，仿真看波形。一般前仿真阶段用得比较多。
我个人更偏爱STA。为什么？因为它快，而且覆盖全。我在项目中遇到过好几次，动态仿真跑了几万条case都没问题，结果STA一跑，发现一条隐藏的hold违例。嗯，从那以后我再也不敢只依赖动态仿真了。
核心要点：时序分析的本质是验证数据在时钟驱动下的传输是否满足时间约束。它不关心功能对不对，只关心时间够不够。
1.2 为什么需要时序分析？
这个问题其实挺有意思的。我见过一些刚入行的同学问：“我功能仿真都过了，为什么还要做时序分析？”
好问题。我来给你讲个真实的故事。
有一次我做一个高速接口的设计，功能仿真跑得妥妥的。结果后端布局布线之后，STA报了一条setup违例。我一看，那条路径的延迟比预期多了0.3ns。0.3ns啊，在1GHz的时钟下，一个周期才1ns。这0.3ns的差距，直接让芯片从1GHz降频到700MHz才能工作。
为什么会这样？因为功能仿真默认所有逻辑门和连线都是理想延迟——也就是零延迟。但实际芯片里，每根导线都有电阻电容，每个门都有传播延迟。这些延迟加起来，可能就把你的时序预算吃掉了。
所以，时序分析的必要性可以总结为三点：
- 保证芯片能在目标频率下工作——这是最根本的。流片一次几百万，谁也不想回来发现跑不动。
- 发现潜在的时序风险——比如hold违例、glitch、时钟偏斜等。这些在功能仿真里很难暴露。
- 指导后端优化——STA报告会告诉你哪条路径慢了，后端工程师就知道该在哪里插buffer、调整尺寸。
我的经验：我建议你在RTL设计阶段就开始考虑时序。不要等到后端才看。很多违例其实可以通过调整代码结构来避免。比如，把长组合逻辑链拆成流水线，或者用retiming技术。提前规划，能省很多后期返工的功夫。
1.3 数字电路中的时间概念
聊完了“是什么”和“为什么”，咱们得把“时间”这个概念掰扯清楚。数字电路里的时间，和咱们日常说的“秒、分、时”不太一样。它更微观，也更严格。
我把它归纳成几个关键概念：
1.3.1 时钟周期
时钟周期就是时钟信号重复一次的时间。比如一个1GHz的时钟，周期就是1ns。这是整个芯片的“心跳”。所有时序分析都围绕这个周期展开。
1.3.2 建立时间（Setup Time）
建立时间是指数据必须在时钟有效沿到来之前保持稳定的最短时间。如果数据来得太晚，触发器就采不到正确的值。
我记得有一次，一个实习生问我：“为什么数据不能刚好在时钟沿的时候到？”我反问他：“你见过哪个人能刚好在发令枪响的瞬间起跑？”触发器内部也有物理延迟，它需要一点时间把数据“锁住”。
1.3.3 保持时间（Hold Time）
保持时间是指数据必须在时钟有效沿之后保持稳定的最短时间。如果数据变得太快，触发器还没来得及锁存，数据就跑了。
这个坑我踩过。有一次做低功耗设计，用了很多时钟门控。结果hold违例一堆。为什么？因为时钟门控引入了额外的延迟，导致数据路径比时钟路径快太多。嗯，从那以后我对hold分析格外小心。
1.3.4 传播延迟
信号从输入到输出，经过逻辑门和连线，需要时间。这个时间就是传播延迟。它和工艺、电压、温度都有关系。STA里会用不同的PVT（工艺-电压-温度）角来覆盖最坏情况。
1.3.5 时钟偏斜（Clock Skew）
时钟信号到达不同触发器的时刻不完全相同，这个差异就是时钟偏斜。偏斜可以是正的（对setup有利），也可以是负的（对setup有害）。
我个人的习惯是，在分析setup时，把时钟偏斜当作“敌人”；在分析hold时，把它当作“朋友”。当然，这只是简化理解。实际工程中，偏斜需要精确计算。
下面这张图，我把这些时间概念的关系画了出来。你可以直观地看到setup和hold的窗口在哪里。
你看这张图，时钟沿在160ns的位置。数据必须在时钟沿之前Tsu时间就稳定下来，并且在时钟沿之后保持Th时间不变。如果数据路径的传播延迟太长，数据来得太晚，就会破坏setup。如果数据路径太短，数据变得太快，就会破坏hold。
这就是为什么我们常说：setup看最慢路径，hold看最快路径。一个管上限，一个管下限。
注意：千万不要以为hold违例只在低速设计中存在。实际上，随着工艺进步，门延迟越来越小，连线延迟占比越来越大。hold违例在先进工艺下反而更常见。我曾经在7nm项目上，hold违例的数量是setup违例的3倍以上。
1.4 小结
这一章咱们把时序分析的底子打好了。你知道了时序分析是干什么的，为什么非做不可，以及数字电路里那些关键的时间概念——时钟周期、建立时间、保持时间、传播延迟、时钟偏斜。
这些东西看着简单，但它们是整个时序分析的基石。后面咱们讲setup检查、hold检查、时序约束、OCV等等，全都离不开这些概念。
嗯，今天就到这儿。下一章咱们开始动手，看看一条具体的时序路径是怎么分析的。
可可精品资料库