时序分析基础：建立时间与保持时间
各位同学好，我是老李。今天咱们聊聊时序分析里最基础、也最绕不开的两个概念——建立时间和保持时间。说实话，我见过不少做了两三年的工程师，一提到这两个概念还是有点含糊。嗯，这很正常，因为真正理解它们，需要你从电路行为的角度去思考。
建立时间与保持时间：寄存器的脾气
每个寄存器都有它的「脾气」。说白了，就是它对输入数据有要求。
- 建立时间（Setup Time）：在时钟有效沿到来之前，数据必须提前稳定下来的最短时间。
- 保持时间（Hold Time）：在时钟有效沿到来之后，数据必须继续保持稳定的最短时间。
你想想看，寄存器内部是靠一堆晶体管和电容来存储数据的。数据从输入引脚传到内部存储节点，需要时间。如果数据在时钟沿来的时候还在跳变，那寄存器就可能读到错误的值。
核心要点：建立时间决定了你的电路能跑多快，保持时间决定了你的电路会不会出错。
我在项目中遇到过一件事。有一次做一款高速ADC接口，时序收敛时发现建立时间总是差那么几十皮秒。后来查了半天，发现是时钟树综合时有一级buffer没优化到位。你看，建立时间的问题往往和路径延迟有关。
时序路径分类
时序路径，说白了就是数据从哪出发、到哪结束。我习惯把它们分成四类：
| 路径类型 | 起点 | 终点 | 典型场景 |
|---|---|---|---|
| 输入到寄存器 | 芯片输入引脚 | 寄存器D端 | 外部数据进入芯片 |
| 寄存器到寄存器 | 寄存器Q端 | 下一个寄存器D端 | 核心逻辑路径 |
| 寄存器到输出 | 寄存器Q端 | 芯片输出引脚 | 数据输出到片外 |
| 输入到输出 | 芯片输入引脚 | 芯片输出引脚 | 纯组合逻辑路径 |
其中，寄存器到寄存器的路径是我们最常分析的。为什么呢？因为它是时序收敛的主战场。我建议你每次做时序分析时，先盯着这类路径看。
个人习惯：我一般会先看最长的几条路径，看看是不是有组合逻辑太深。如果一条路径上有超过20级组合逻辑，那基本可以断定要出问题。
时钟抖动与偏移
时钟不是完美的。理想时钟是完美的方波，但实际时钟总有各种瑕疵。这里有两个关键概念：
- 时钟抖动（Jitter）：时钟沿在时间轴上的随机波动。说白了，就是时钟沿「抖了一下」。
- 时钟偏移（Skew）：同一个时钟信号到达不同寄存器的时刻差异。说白了，就是时钟沿「到得早晚不一样」。
为什么会这样？抖动主要来自时钟源（比如PLL的相位噪声）和电源噪声。偏移则来自时钟树的布线差异。
避坑指南：我曾经在一个项目中忽略了时钟抖动，结果芯片在高温下时序失效。后来加上抖动余量后，问题就解决了。记住，STA分析时一定要把抖动和偏移算进去。
知识体系总览
下面这张图是我自己画的，把时序分析的基础知识串起来了。你看一眼就能明白它们之间的关系。
这张图把今天讲的内容串起来了。你看，建立时间和保持时间是最底层的约束，时序路径是分析的对象，时钟抖动和偏移是实际中必须考虑的非理想因素。三者缺一不可。
实际应用中的思考
讲到这里，我想分享一个经验。做时序分析时，不要只盯着数字看。我建议你养成一个习惯：每次跑完STA，先看最差的几条路径，然后去理解为什么它们差。是组合逻辑太深？还是走线太长？还是时钟偏移太大？
我曾经接手过一个项目，时序报告里有一条路径的建立时间余量是负的。团队里有人想直接加流水线。我仔细一看，发现是时钟偏移太大导致的。调整了时钟树后，问题就解决了。你看，理解根本原因比盲目加流水线重要得多。
小技巧：分析时序路径时，可以用PrimeTime的report_timing命令，加上-transition_time和-capacitance选项，看看是不是驱动能力不够。我经常这么干。
好了，今天的内容就到这里。记住这三个核心概念，后面讲断言和时序检查时，你会觉得轻松很多。
可可精品资料库