01
低功耗设计概述
功耗来源（动态功耗、静态功耗）、低功耗设计的重要性、功耗与性能的权衡。
功耗来源权衡
02
低功耗设计方法学
架构级低功耗（时钟门控、电源门控、多电压域）、RTL级低功耗、工艺级低功耗。
时钟门控电源门控多电压域
03
时序分析基础
建立时间与保持时间、时序路径（输入到输出、寄存器到寄存器）、时钟抖动与时钟偏斜。
建立时间保持时间时钟偏斜
04
静态时序分析（STA）入门
STA流程、SDC约束文件、时序报告解读。
STASDC时序报告
05
低功耗与时序的冲突
电压降低对延迟的影响、电源门控导致的时序挑战、多电压域下的跨域时序。
电压延迟跨域时序
06
时序告警类型
建立时间违例、保持时间违例、恢复时间违例、移除时间违例。
违例分类恢复/移除
07
建立时间违例分析
原因分析（组合逻辑过长、负载过大、电压温度变化）、修复策略（流水线、逻辑优化、降频）。
组合逻辑流水线降频
08
保持时间违例分析
原因分析（时钟偏斜、数据路径过快）、修复策略（插入缓冲器、增加延迟、调整时钟树）。
时钟偏斜缓冲器延迟
09
恢复时间与移除时间违例
异步信号同步化、复位信号的时序要求、亚稳态问题。
异步同步亚稳态复位
10
时钟门控的时序挑战
门控时钟的建立/保持时间、门控信号毛刺、门控时钟检查。
门控时钟毛刺检查
11
电源门控的时序挑战
电源开关控制信号的时序、唤醒时间与保持时间、隔离单元的时序。
电源开关唤醒隔离
12
多电压域（MV）时序
电平转换器（Level Shifter）的插入与延迟、跨域路径的约束、电压感知时序分析。
电平转换跨域约束电压感知
13
片上变化（OCV）与时序
OCV概念、悲观度去除（CRPR/AOCV）、低功耗下的OCV影响。
OCVCRPRAOCV
14
温度反转效应（TIR）
低温下延迟增加的现象、对保持时间的影响、低功耗场景下的应对。
TIR低温延迟保持时间
15
低功耗时序库（Liberty）
PVT（工艺、电压、温度）角、NLDM与CCS模型、低功耗库特征。
LibertyPVTCCS
16
SDC约束编写
创建时钟、生成时钟、输入输出延迟、伪路径与多周期路径。
SDC时钟约束伪路径
17
时序例外处理
多周期路径（Multicycle Path）、伪路径（False Path）、最大/最小延迟约束。
多周期伪路径延迟约束
18
时序收敛策略
综合阶段的时序优化、布局布线阶段的时序修复、ECO（工程变更指令）修复。
综合优化ECO布局布线
19
功耗与时序的协同优化
电压频率缩放（DVFS）、自适应电压调节（AVS）、时序裕度管理。
DVFSAVS时序裕度
20
低功耗时序分析工具
PrimeTime、Tempus、Innovus时序引擎、工具使用技巧。
PrimeTimeTempusInnovus
21
时序告警自动化处理
Tcl脚本解析时序报告、自动插入缓冲器、自动调整时钟树。
Tcl自动化时钟树
22
时钟树综合（CTS）与低功耗
时钟树功耗优化、有用时钟偏斜（Useful Skew）、时钟门控集成。
CTSUseful Skew功耗优化
23
异步时钟域处理
同步器设计、FIFO深度计算、跨时钟域时序约束。
同步器FIFO跨时钟域
24
低功耗测试模式时序
扫描链的时序约束、测试时钟与功能时钟切换、ATPG时序告警。
扫描链ATPG测试时钟
25
动态电压频率调整（DVFS）时序
电压转换过程中的时序、频率切换点管理、软件与硬件协同。
DVFS电压转换切换点
26
时序告警优先级管理
关键路径识别、违例严重程度分级、修复资源分配。
关键路径优先级资源分配
27
低功耗设计中的时序验证流程
前仿真、后仿真、STA、形式验证。
前仿真后仿真形式验证
28
实际案例：手机芯片低功耗时序修复
案例背景、问题定位、修复方案、结果对比。
手机芯片案例修复
29
实际案例：IoT芯片电源门控时序挑战
唤醒时序、隔离策略、测试结果。
IoT电源门控唤醒
30
未来趋势
机器学习在时序优化中的应用、先进工艺（3nm/GAA）下的低功耗时序、AI驱动的EDA工具。
机器学习3nm/GAAAI-EDA