第四讲：静态时序分析（STA）入门
各位好，欢迎来到第四讲。今天咱们聊聊静态时序分析——STA。说实话，我刚入行那会儿，觉得STA就是个跑脚本的工具，直到有一次项目里，一个看起来完美的设计，流片回来死活跑不到目标频率……嗯，从那以后，我再也不敢小看STA了。
一、STA到底在干什么？
静态时序分析，说白了就是检查你的芯片能不能在目标频率下稳定工作。它不像动态仿真那样需要给激励、看波形，而是把所有可能的路径都算一遍，看看有没有时序违例。
我习惯把STA比作「体检」。你想想看，体检不会模拟你跑步、吃饭、睡觉，而是直接测你的血压、心率、肝功能——STA也一样，它直接计算每条路径的延迟，看是否满足建立时间和保持时间的要求。
核心要点：STA是穷举式的，它分析所有逻辑路径，不需要测试向量。这是它和动态仿真最大的区别。
二、STA的标准流程
我在项目中跑过无数次STA，流程其实很固定。大致分这么几步：
- 读入网表——综合后的门级网表，或者布局布线后的网表
- 读入库文件——标准单元库的.lib文件，里面有时序参数
- 读入SDC约束——告诉工具你的时钟、输入输出延迟等要求
- 设置分析模式——比如best case / worst case，或者OCV模式
- 运行STA——工具自动计算所有路径
- 生成报告——看有没有违例，哪里需要修
嗯，这里要注意：很多人拿到网表就直接跑STA，结果一堆违例。我建议先检查一下库文件对不对，时钟定义有没有搞错——这些基础问题往往最坑人。
三、SDC约束文件——STA的灵魂
SDC（Synopsys Design Constraints）文件，就是告诉STA工具你的设计意图。没有SDC，STA根本不知道要检查什么。
我见过最惨的一次，是同事把时钟周期写成了10ns，实际设计目标是5ns。结果STA报告一片绿灯，流片回来直接翻车……所以SDC一定要仔细核对。
常用的SDC命令，我列几个核心的：
# 创建时钟
create_clock -name clk -period 10 [get_ports clk]
# 设置输入延迟
set_input_delay -clock clk 2 [get_ports data_in]
# 设置输出延迟
set_output_delay -clock clk 3 [get_ports data_out]
# 设置伪路径（不需要检查的路径）
set_false_path -from [get_clocks clk_a] -to [get_clocks clk_b]
# 设置多周期路径
set_multicycle_path -setup 2 -from [get_pins reg_a/CK] -to [get_pins reg_b/D]
个人经验：写SDC时，我习惯先定义所有时钟，再处理输入输出延迟，最后处理例外路径。这个顺序不容易漏东西。
四、时序报告解读——看门道
跑完STA，你会得到一堆报告。新手往往被密密麻麻的数字吓到。其实核心就几个字段：
| 字段 | 含义 | 怎么看 |
|---|---|---|
| Slack | 时序余量 | 正数表示满足，负数表示违例 |
| Data Path | 数据路径延迟 | 看哪一级逻辑最慢 |
| Clock Path | 时钟路径延迟 | 看时钟偏斜是否过大 |
| Required Time | 要求到达时间 | 由时钟周期和约束决定 |
| Arrival Time | 实际到达时间 | 由逻辑延迟决定 |
举个例子，你看到一条路径的Slack是-0.5ns，说明这条路径慢了0.5ns。怎么办？我一般先看Data Path里哪一级延迟最大，然后想办法优化那一级——比如换驱动能力更强的单元，或者减少扇出。
避坑指南：我曾经遇到一个案例，报告显示Slack为负，但数据路径看起来很正常。查了半天，发现是时钟偏斜太大——时钟到达两个寄存器的路径长度差太多。所以看报告时，别忘了检查Clock Path那一列。
五、STA的核心逻辑——一张图说清楚
说了这么多，我画张图帮你理清思路。STA的整个流程和核心要素，其实就这些：
这张图把STA的输入、处理、输出和迭代关系都画出来了。你想想看，网表、库、SDC三个输入缺一不可，工具分析后给出报告，然后根据报告去修改设计或约束，再跑一次——这就是迭代。
六、一些实用技巧
最后分享几个我常用的技巧：
- 先看最差的路径——报告里按Slack排序，先修最差的，往往能解决一堆问题
- 区分setup和hold——setup违例通常加buffer或换大驱动单元；hold违例通常加delay cell
- 别忽略clock jitter——实际时钟有抖动，SDC里要留余量，我一般留5%~10%
- 多跑几个corner——best case、worst case、typical case都要跑，别偷懒
一个小习惯：每次跑完STA，我会把关键路径的Slack值记下来，和上一次对比。如果变差了，说明这次改动有问题。这个习惯帮我避免了好几次「修了这里、坏了那里」的尴尬。
好了，这一讲就到这里。STA是芯片设计里绕不开的一关，多跑、多看、多总结，慢慢就有感觉了。
可可精品资料库