第二章：DDR物理层与协议基础
各位同学，今天我们来聊聊DDR最底层的那些事。说实话，很多工程师做了好几年DDR设计，对协议背得滚瓜烂熟，但真要问他DQ和DQS之间到底是什么关系，反而说不清楚。我个人觉得，理解物理层信号是掌握DDR的第一步，也是最重要的一步。
2.1 DDR的物理信号
DDR芯片和控制器之间，靠的就是这几根信号线在沟通。说白了，就像两个人打电话，得有话筒、听筒，还得约定好谁先说、怎么说。
2.1.1 CK（时钟信号）
时钟是DDR系统的心脏。DDR采用差分时钟对——CK和CK#，两者相位正好相反。为什么用差分？抗干扰能力强啊。我在一个高速项目中遇到过，单端时钟在800MHz以上时眼图完全睁不开，换成差分时钟后问题迎刃而解。
2.1.2 CMD/ADDR（命令与地址总线）
这是控制器的"嘴巴"，用来告诉DDR颗粒要做什么。命令和地址是复用的，同一组信号线在不同时间传输不同信息。注意，CMD/ADDR是单端信号，在时钟上升沿被采样。
2.1.3 DQ（数据总线）
数据线，双向传输。DDR3通常8位一组，DDR4可以到16位。每个DDR颗粒有自己的DQ总线，多个颗粒拼起来就是完整的位宽。
2.1.4 DQS（数据选通信号）
这个信号很关键。DQS是差分对（DQS和DQS#），用来同步数据的传输。写操作时，DQS由控制器发出；读操作时，DQS由DDR颗粒发出。DQS的边沿正好对齐DQ数据的中心，这样采样最可靠。
核心要点：DDR3中DQS是单端信号，DDR4开始强制使用差分DQS。我建议新手在设计时直接按差分方式处理，兼容性更好。
下面这张图展示了DDR物理信号的整体框架：
2.2 DDR的读写协议
协议就是DDR控制器和颗粒之间的"暗号"。每个操作都由一组命令序列完成。我刚开始学的时候觉得命令太多记不住，后来发现只要抓住几个核心操作，其他的都是变种。
2.2.1 ACTIVATE（激活命令）
操作DDR的第一步。DDR颗粒内部按Bank、Row、Column组织数据。ACTIVATE命令就是打开某个Bank的某一行，把数据放到感测放大器里。这个操作需要时间，就是后面要讲的tRCD。
小技巧：ACTIVATE命令要带上Bank地址和Row地址。同一个Bank不能同时激活两行，必须先关闭当前行才能激活新行。这个"先关闭"的操作就是PRECHARGE。
2.2.2 READ（读命令）
行激活之后，就可以发READ命令了。READ命令带上Column地址，从已经打开的行中读取数据。读出的数据经过CAS延迟（tCL）后，在DQS的同步下出现在DQ总线上。
2.2.3 WRITE（写命令）
写操作和读类似，也是先ACTIVATE再WRITE。区别在于：写操作的数据由控制器提供，DQS也是控制器发出的。写数据要满足建立时间和保持时间的要求，这个在时序约束里要特别注意。
2.2.4 PRECHARGE（预充电命令）
关闭当前激活的行。为什么需要这个操作？因为感测放大器需要复位，为下一次激活做准备。PRECHARGE到下一次ACTIVATE的时间间隔就是tRP。
2.2.5 REFRESH（刷新命令）
DDR是动态存储器，电容会漏电。REFRESH就是定期给存储单元"充电"。DDR3要求每64ms刷新8192次，DDR4要求每64ms刷新8192次或每32ms刷新8192次（取决于温度）。
警告：我曾经在一个项目中忽略了刷新时序，结果高温测试时数据频繁出错。后来发现是刷新间隔太长了，电容漏电导致数据丢失。记住：刷新不是可选项，是必须项！
2.3 关键时序参数
时序参数是DDR设计的灵魂。你想想看，控制器发一个命令，DDR颗粒需要时间才能响应。这个时间就是时序参数。搞不清楚这些参数，你的设计根本跑不起来。
| 参数 | 全称 | 含义 | 典型值（DDR3-1600） |
|---|---|---|---|
| tRCD | RAS to CAS Delay | 行激活到列命令的延迟 | 11-13个时钟周期 |
| tCL | CAS Latency | 读命令到数据输出的延迟 | 9-11个时钟周期 |
| tRP | Row Precharge Time | 预充电到行激活的延迟 | 11-13个时钟周期 |
| tRAS | Row Active Time | 行激活的最小持续时间 | 24-30个时钟周期 |
2.3.1 tRCD（行寻址到列寻址延迟）
从发出ACTIVATE命令到可以发READ/WRITE命令的最小间隔。这个时间由DDR颗粒内部感测放大器的工作速度决定。tRCD越小，性能越好，但颗粒成本也越高。
2.3.2 tCL（CAS延迟）
读命令发出后，需要等待多少个时钟周期，数据才会出现在DQ上。tCL是DDR性能的重要指标，也是超频玩家最关注的参数之一。
2.3.3 tRP（行预充电时间）
PRECHARGE命令发出后，需要等待tRP才能再次ACTIVATE同一Bank。这个参数决定了Bank的切换速度。
2.3.4 tRAS（行激活时间）
行被激活后，至少要维持tRAS时间才能发PRECHARGE。为什么？因为感测放大器需要足够的时间把数据恢复完整。tRAS太短会导致数据损坏。
实战经验：我在调试一个DDR4控制器时，发现读数据偶尔出错。排查了三天，最后发现是tRAS设置偏小了。DDR颗粒在低温下工作正常，温度一高就出问题。把tRAS从28个周期改成32个周期后，问题彻底解决。所以，时序参数一定要留余量，别卡着极限值设计。
下面这张时序图展示了ACTIVATE、READ和PRECHARGE之间的时序关系：
嗯，到这里，DDR物理层和协议的基础内容就讲完了。这些概念是后续所有设计的基础，我建议你花时间把每个信号的作用、每个命令的时序、每个参数的含义都吃透。做DDR设计，最怕的就是"大概知道"——差一个时钟周期，整个系统就可能崩溃。
可可精品资料库