VIP20

本课程属于：022-Zynq 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Zynq系统集成与实战优化

📚 共计 30 章节

Zynq架构概览

PS与PL协同 · AXI总线 · Zynq-7000选型

Vivado开发环境搭建

安装配置 · 首工程 · HDL与IP集成器

AXI4-Lite接口实战

PL控制PS GPIO · 寄存器映射 · 自定义IP

AXI4-Stream接口实战

高速数据流 · DMA · 视频管道

DDR内存控制器配置

PS初始化 · MIG IP · 带宽优化

中断系统设计

PS/PL中断路由 · GIC · 软硬协同

时钟与复位管理

PS时钟 · PL分区 · 跨时钟域

Boot与启动流程

FSBL · U-Boot · QSPI/SD卡启动

Linux内核移植

设备树 · 内核编译 · 根文件系统

裸机开发实战

Standalone BSP · 串口 · 定时器

任务调度 · 队列 · 中断集成

OpenAMP与异构多核

AMP配置 · RPMSG · CPU0/CPU1协同

VDMA与视频处理

Video DMA · 帧缓存 · 图像缩放

以太网通信

GEM控制器 · LWIP · UDP/TCP

USB接口应用

PS USB · 枚举 · 批量/中断传输

SD卡与文件系统

SD控制器 · FATFS · 数据日志

SPI与I2C外设扩展

SPI/I2C控制器 · 传感器 · EEPROM

CAN总线通信

CAN控制器 · 报文收发 · 错误处理

PCIe接口应用

PL PCIe硬核 · DMA · 端点/RC

高速串行收发器

GTP/GTX · SerDes · 眼图测试

射频与软件定义无线电

AD9361 · JESD204B · 数字下变频

电机控制与PWM生成

PWM IP · 编码器 · FOC加速

深度学习加速

CNN加速 · 量化 · Vitis AI

时序分析与约束

时序约束 · I/O延迟 · 跨时钟域

动态/静态功耗 · 时钟门控 · 电压缩放

低功耗优化

调试与验证

ILA/VIO · 逻辑分析仪 · 硬件在环

性能基准测试

DMA带宽 · 内存延迟 · 加速比

安全启动与加密

RSA认证 · AES解密 · 防篡改

系统可靠性设计

看门狗 · ECC · 冗余与故障恢复

可靠性冗余

项目实战：智能相机系统

需求分析 · 软硬件协同 · 性能优化