01
AXI总线概述
AXI4、AXI4-Lite、AXI4-Stream协议族介绍，AXI互连架构在SoC设计中的核心地位。
协议族SoC
02
AXI通道与握手
读地址通道、读数据通道、写地址通道、写数据通道、写响应通道，VALID/READY握手机制详解。
握手通道
03
AXI传输事务
突发传输（Burst）、乱序传输（Out-of-Order）、交织传输（Interleaving），地址与数据通道的独立性。
Burst乱序
04
AXI互连拓扑
共享总线架构、交叉开关架构、多层互连架构，各自的优缺点与适用场景。
拓扑架构
05
AXI流水线基础
流水线概念引入，为什么AXI互连需要流水线，流水线级数与延迟的权衡。
流水线延迟
06
寄存器切片
寄存器切片（Register Slice）的原理，插入位置对时序的影响，全切片与半切片的区别。
切片时序
07
AXI数据宽度转换
窄带转宽带、宽带转窄带，数据对齐与字节使能处理，我在项目中踩过的坑。
宽度字节使能
08
AXI时钟域转换
异步FIFO在AXI互连中的应用，多时钟域握手，同步器设计要点。
异步FIFOCDC
09
AXI地址映射与译码
地址解码器设计，地址区间划分，从设备选择逻辑，地址对齐检查。
译码地址映射
10
AXI仲裁机制
固定优先级仲裁、轮询仲裁、加权轮询，仲裁延迟对系统性能的影响。
仲裁优先级
11
AXI乱序传输管理
ID标签管理，重排序缓冲区（Re-order Buffer），乱序深度控制。
乱序ID
12
AXI互连中的QoS
服务质量（QoS）信号用法，优先级分配策略，带宽保障机制。
QoS带宽
13
AXI互连性能建模
延迟模型、吞吐量模型，用Excel或Python做简单的性能估算。
建模吞吐量
14
AXI互连验证策略
定向测试与随机测试，协议检查器，覆盖率驱动的验证方法。
验证覆盖率
15
AXI互连低功耗设计
时钟门控、数据门控、电源域划分，低功耗模式下的握手处理。
低功耗门控
16
AXI互连死锁与活锁
死锁产生的原因，避免死锁的设计规则，活锁检测与恢复。
死锁活锁
17
AXI互连中的错误处理
SLVERR、DECERR、OKAY响应，错误传播与恢复机制。
错误响应
18
AXI互连的RTL实现
Verilog/VHDL代码结构，状态机设计，关键路径优化。
RTL状态机
19
AXI互连的综合与时序
综合约束写法，时序收敛技巧，面积与性能的平衡。
综合时序
20
AXI互连的物理设计
布局布线考虑，时钟树综合对互连的影响，信号完整性。
物理设计时钟树
21
AXI互连的硅后调试
调试接口设计，追踪缓冲区，硅后问题的定位方法。
调试追踪
22
AXI互连与缓存一致性
ACE协议简介，一致性互连的设计挑战，监听过滤器。
ACE一致性
23
AXI互连在AI芯片中的应用
高带宽需求下的互连设计，多核通信模式，数据流优化。
AI高带宽
24
AXI互连在汽车电子中的应用
功能安全要求，ASIL等级对互连的影响，冗余设计。
汽车功能安全
25
AXI互连在物联网芯片中的应用
低功耗与低成本约束下的互连设计，总线矩阵简化。
IoT低功耗
26
AXI互连的标准化与IP复用
ARM NIC-400/401架构分析，自定义互连与标准互连的选择。
NICIP复用
27
AXI互连的仿真与性能分析
使用SystemVerilog搭建仿真环境，性能计数器设计，瓶颈分析。
仿真性能
28
AXI互连的FPGA实现
FPGA资源利用优化，片上网络（NoC）与AXI互连的结合。
FPGANoC
29
AXI互连的未来趋势
CXL协议对AXI的影响，chiplet互连中的AXI应用，开放标准演进。
CXLChiplet
30
AXI互连项目实战
从需求分析到RTL交付，一个完整的AXI互连设计流程，文档与代码规范。
实战流程